

锁相环测试

1、实验目的:


了解 PLL 设计流程及方法,

2、实验原理:

PLL(phase-locked loop), 即锁相环。是 FPGA 中的重要资源。由于一个复杂的 FPGA 系统往往需要多个不同频率, 相位的时钟信号。所以, 一个 FPGA 芯片中 PLL 的数量是衡量 FPGA 芯片能力的重要指标。FPGA 的设计中, 时钟系统的 FPGA 高速的设计极其重要, 一个低抖动, 低延时的系统时钟会增加 FPGA 设计的成功率。

数字锁相环(PLL)


锁相环(PLL)主要用于频率综合。使用一个 PLL 可以从一个输入时钟信号生成多个时钟信号。PLL 内部的功能框图如下图所示:



混合模式时钟管理器(MMCM)

MMCM 用于在不给定输入时钟有设定的相位和频率关系的情况下, 生成不同的时钟信号。

MMCM 提供了广泛而强大的时钟管理功能, MMCM 内部的功能框图如下图所示:




3、实验流程：


1. 新建一个 pll_test 的工程，点击 tools 界面下的 IP Generator。

Anlogic TD - D:/HXEG420/DEMO/10_PLL_TEST - PLL


File Edit View Project Source Process Tools Window Help




2. 再 File Name 一栏输入 PLL




3. 在界面 里， 我们选择 PLL 资源，输入时钟频率为 50Mhz。



4. 在 Output Clocks 界面里选择 clk_out1~clk_out3 三个时钟的输出，频率分别为 6.25Mhz, 25Mhz, 70Mhz。这里还可以设置时钟输出的相位，保留默认相位。



5. 点击 OK 完成，在弹出的对话框中点击 OK 按钮生成 PLL IP 的设计文件。



6. 这时一个 pll_ipc 的 IP 会自动添加到我们的 pll_test 项目中，用户可以双击它来修改这个 IP 的配置。

8. 保存工程后，pll_test 自动成为了 top 文件，pll_wiz_0 成为 Pll_test 文件的子模块。

```

1 //////////////////////////////////////////////////
2 ////////////////////////////////////////////
3 // Input frequency: 50.000MHz
4 // Clock multiplication factor: 14
5 // Clock division factor: 1
6 // Clock information:
7 // Clock name | Frequency | Phase shift
8 // C0 | 6.461481 MHz | 0 DEG
9 // C1 | 25.000000 MHz | 0 DEG
10 // C2 | 70.000000 MHz | 0 DEG
11 ////////////////////////////////////////////
12 'timescale 1 ns / 100 fs
13
14 module PLL (
15     refclk,
16     reset,
17     extlock,
18     clk0_out,
19     clk1_out,
20     clk2_out
21 );
22
23     input refclk;
24     input reset;
25     output extlock;
26     output clk0_out;
27     output clk1_out;
28     output clk2_out;
29
30     EG_PHY_PLL #(
31         .DPHASE_SOURCE("DISABLE"),
32         .DYNCFG("DISABLE"),
33         .FIN("50.000"),
34         .....
35     )
36
37 endmodule

```

4、引脚锁定:

再为工程添加 xdc 管脚约束文件 pll_test.xdc。

```

set_pin_assignment { clk25mhz } { LOCATION = G11; IOSTANDARD = LVCMOS33; DRIVESTRENGTH =
8; PULLTYPE = NONE; }
set_pin_assignment { clk50mhz } { LOCATION = R7; IOSTANDARD = LVCMOS33; PULLTYPE = PULLUP; }
set_pin_assignment { clk6mhz } { LOCATION = D14; IOSTANDARD = LVCMOS33; DRIVESTRENGTH =
8; PULLTYPE = NONE; }
set_pin_assignment { clk70mhz } { LOCATION = G12; IOSTANDARD = LVCMOS33; DRIVESTRENGTH =
8; PULLTYPE = NONE; }
set_pin_assignment { rst } { LOCATION = A2; IOSTANDARD = LVCMOS33; PULLTYPE = PULLUP; }


```

5、下载测试：

编译工程并生成 pll_test.bit 文件，再把 bit 文件下载到 FPGA 中，接下去我们就可以用示波器来测量 J1 接口上的 PIN3 输出时钟波形了。

用示波器探头的地线接到开发板上的地（J1 的 Pin12），再用示波器探头点中 J1 的 PIN1 、2、3 脚

（测量的时候需要注意，避免示波器表头碰到其它管脚而寻致电源和地短路），测试如下图所示：



6. 5Mhz 通道输出的波形



25Mhz 通道输出的波形



70Mhz 通道输出的波形

