

1. Giới thiệu chung

- Khái niệm **Design for Testability (DFT)**
- Background (test time/ test cost tăng) -> Vai trò của **Scan Design** trong kiểm thử mạch số
- Mục tiêu: tăng khả năng quan sát, điều khiển và phát hiện lỗi

2. Making Circuits Testable

- **2.1 Tradeoffs**: chi phí phần cứng vs. lợi ích kiểm thử
- **2.2 Testing Sequential Circuits**: khó khăn do trạng thái bên trong
- **2.3 Testability of Combinational Circuits**
- **Lưu ý**: Giới thiệu **Logic Fault Model** (stuck-at, transition, bridging...) để làm rõ tại sao cần SCAN khi kiểm thử logic.

3. Testability Insertion

- **3.1 Improving Observability**
- **3.2 Improving Controllability**
- **3.3 Sharing Observability Pins**
- **3.4 Sharing Control Pins**
- **3.5 Reducing Select Inputs**
- **3.6 Simultaneous Control and Observation**
- **Lưu ý**: Trình bày “**Basic concept of SCAN design**” và giới thiệu **SCAN tool**

4. Full Scan DFT Technique

- **4.1 Full Scan Insertion**
- **4.2 Flip-Flop Structures**
- **4.3 Full Scan Design and Test**

5. Scan Architectures

- **5.1 Full Scan Design**
- **5.2 Shadow Register DFT**
- **5.3 Partial Scan Methods**
- **5.4 Multiple Scan Design**
- **5.5 Other Scan Designs**

6. RT Level Scan Design

- **6.1 RTL Design Full Scan**
- **6.2 RTL Design Multiple Scan**
- **6.3 Scan Designs for RTL**
- **Lưu ý** Trình bày **IDDQ Test**, vì **IDDQ** thường được áp dụng ở mức RTL/logic để phát hiện lỗi dựa trên dòng rò.