ĐẶC TẢ KHỐI MAC

Multiply-Accumulate 4 phần tử - RTL SystemVerilog

1. Mục đích và chức năng

Khối MAC thực hiện phép nhân - tích lũy giữa hai vector đầu vào A và B. Mỗi vector gồm bốn phần tử unsigned 4-bit và được đóng gói trên bus 16-bit. Sau khi nhận tín hiệu START, khối lần lượt xử lý bốn cặp phần tử và tạo ra tổng của bốn tích:

$$C = A0 \times B0 + A1 \times B1 + A2 \times B2 + A3 \times B3$$

Khối logic	Chức năng
Input / Shift Register	Nạp hai vector A, B khi START được kích hoạt và đưa lần lượt từng phần tử 4-bit vào datapath.
Multiplier	Thực hiện phép nhân unsigned giữa một phần tử 4-bit của A và một phần tử 4-bit của B.
Product Pipeline Register	Đồng bộ kết quả phép nhân trước khi đưa sang khối cộng tích lũy.
Accumulator / Adder	Cộng từng tích vào tổng tích lũy để tạo kết quả dot-product của bốn cặp phần tử.
Counter / Control Logic	Theo dõi tiến trình xử lý các phần tử và xác định thời điểm phép MAC hoàn tất.
DONE Logic	Phát tín hiệu DONE khi kết quả cuối cùng tại ngõ ra C đã hợp lệ.
Reset Logic	Đưa các thanh ghi và trạng thái điều khiển của MAC về trạng thái khởi tạo.

2. Giao diện Input / Output

Tên	Hướng	Độ rộng	Active	Mô tả
clk	Input	1 bit	Cạnh lên	Clock hoạt động của khối MAC.
rst_n	Input	1 bit	Low	Reset bất đồng bộ active-low, đưa MAC về trạng thái khởi tạo.
START	Input	1 bit	High	Xung 1 clock yêu cầu MAC nạp A, B và bắt đầu một phép tính mới.
A	Input	16 bit	-	Vector A gồm bốn phần tử unsigned 4-bit: {A3, A2, A1, A0}.
B	Input	16 bit	-	Vector B gồm bốn phần tử unsigned 4-bit: {B3, B2, B1, B0}.
C	Output	10 bit	-	Kết quả của phép MAC. Giá trị hợp lệ khi DONE = 1.
DONE	Output	1 bit	High	Báo phép MAC đã hoàn tất và C đang chứa kết quả hợp lệ.