

Se aprueba con 10 puntos. La nota MÁXIMA es 30 puntos

- 1) Marque todas las opciones que considere verdaderas para cada una de las siguientes afirmaciones generales:
- a) Según la cantidad de direcciones de una instrucción, se puede afirmar que, a mayor cantidad de referencias, se tienen instrucciones más simples y cortas, más instrucciones por programa, y captación y ejecución más rápida de las instrucciones.
 - b) Los términos Big Endian y Little Endian hacen referencia a procesadores con repertorios de instrucciones grandes o pequeños.
 - c) En los accesos alineados a memoria, los bits menos significativos de la dirección son siempre 0.
- 2) Marque todas las opciones que considere verdaderas para cada una de las siguientes afirmaciones respecto de pila, subrutinas y pasaje de parámetros:
- ✓ a) La secuencia de funcionamiento de la operación apilar en una estructura de Pila consiste en mover un dato de un registro a una dirección de memoria y luego incrementar el puntero al tope de pila (SP).
 - b) Una subrutina es una secuencia de instrucciones que se invoca con una instrucción de salto condicional y termina con un salto incondicional.
 - ✓ c) Luego de una operación POP, las posiciones de memoria que se encontraban anteriormente en el tope de la pila quedan vacías. ~ 3, 4, 5, 6, 7
 - ✓ d) Algunas ventajas del uso de subrutinas son la reusabilidad y la modularidad.
 - ✓ e) Conceptualmente, el funcionamiento de una instrucción RET equivale a un POP de la dirección de retorno seguido de un salto incondicional a esa dirección.
 - ✓ f) El pasaje de parámetros vía registros es el método más rápido y sencillo, pero está limitado por la cantidad escasa de registros.
 - ✓ g) En el 8086 y otros procesadores que no cuentan con direccionamiento relativo al SP, se requiere un puntero auxiliar (BP) para acceder a los datos dentro de la pila. ~
 - h) La subrutina extrae los parámetros desde la pila mediante la instrucción POP.
 - ✓ i) La subrutina tiene la responsabilidad de salvaguardar los registros que utiliza, de modo de poder restaurar, a quien la invocó, los valores originales sin alteraciones.
 - j) El MDD utilizado para acceder a los datos de la pila es el de registro base con desplazamiento (donde el registro base es BP).
- 3) Marque todas las opciones que considere verdaderas para cada una de las siguientes afirmaciones sobre interrupciones:
- a) Las interrupciones son atendidas en el momento en que llegan, sin importar qué está haciendo el procesador en ese momento (en qué parte de la ejecución de una instrucción se encuentra).
 - b) La llegada de una interrupción implica abortar el proceso que se estaba realizando, el cual debe volver a iniciarse desde el comienzo una vez finalizado el servicio de la interrupción.
 - c) Que una interrupción sea NO ENMASCARABLE significa que eventualmente puede ser ignorada por el procesador, ya que está asociada a operaciones menos críticas.
 - ✓ d) Ante la llegada de una interrupción, el procesador salva en la pila toda la información necesaria para restaurar, al regreso de la interrupción, el estado del proceso suspendido en el mismo punto.
 - ✓ e) Los eventos que pueden producir una interrupción pueden ser internos (debido a la ocurrencia de una situación dentro del sistema de cómputo) o externos (asociados a operaciones de E/S con periféricos).
 - f) La finalización de una transferencia de datos es un ejemplo de evento interno que causa una interrupción.
 - ✓ g) Cuando dos o más interrupciones que arriban son de la misma prioridad, se atienden en el orden que llegan, en tanto que cuando son de distintas prioridades, las de mayor prioridad son capaces de interrumpir a las de menor.
 - h) Cuando las interrupciones se atienden de acuerdo a su prioridad, la llegada de una interrupción produce que se deshabiliten las de prioridad menor o igual a ella, mientras que las de mayor prioridad quedan habilitadas para poder ser atendidas cuando lleguen.
 - i) La diferencia entre interrupciones por hardware y por software es que las primeras son generadas por señales físicas, mientras que las segundas son producto de la ejecución de instrucciones, aunque ambas tienen efectos similares.
 - j) Una interrupción por software es un pedido del PIC a un gestor de interrupción específico.
 - ✓ k) Las interrupciones por hardware externas son eventos no planeados o asincrónicos respecto del programa en ejecución.
 - ✓ l) Las interrupciones por software sirven para invocar a servicios del SO, sin saber a priori los lugares dónde están cargados.
 - m) Los traps o excepciones están relacionados con operaciones de dispositivos externos, por lo que su arribo se da en un instante aleatorio.

- n) El PIC es un dispositivo utilizado para responder a pedidos de distintas fuentes de interrupción por hardware sin intervención de la CPU.
 - o) El PIC le entrega a la CPU la dirección del gestor de interrupciones.
 - ✓ p) El PIC (entre otras cosas) prioriza la atención de las interrupciones según una clasificación previa.
 - q) El PIC atiende las interrupciones por software de la misma manera que lo hace con las de hardware.
 - r) El PIC pone en el bus de datos el vector (identificador) correspondiente al periférico que generó el pedido de interrupción.
 - s) La señal IntA es la respuesta del PIC al procesador frente a un pedido de interrupción por parte de un dispositivo.
 - ✓ t) El PIC tiene registros para identificar la interrupción en servicio, para encolar los pedidos pendientes y para habilitar o no pedidos provenientes de distintas fuentes (enmascaramiento).
 - u) Una posición en el vector de interrupciones equivale a tantos bytes como sea necesario para almacenar la dirección de un gestor.
- 4) Marque todas las opciones que considere verdaderas para cada una de las siguientes afirmaciones sobre E/S y DMA:
- a) Un módulo de E/S incluye registros para cargar los vectores de interrupciones.
 - b) Los dispositivos de E/S usan los mismos formatos de datos y tamaños de palabra que el procesador.
 - ✓ c) El subsistema de E/S debe lidiar con las diferencias de velocidades entre la CPU y los periféricos.
 - ✓ d) Un módulo de E/S realiza comunicaciones externas con el periférico e internas con el CPU y los buses.
 - e) El almacenamiento temporal (o buffering) que realiza el módulo de E/S tiene como finalidad la adaptación eléctrica de señales y la detección de errores.
 - f) El módulo de E/S interpreta las órdenes de la CPU y las transmite al periférico. Además, reporta a la CPU el estado del dispositivo.
 - ✓ g) Un módulo de E/S tiene registros de datos y registros de estado/control (que son recursos visibles para la CPU), como interfaz hacia el bus del sistema, y lógica de interfaz hacia el dispositivo externo.
 - h) Para la CPU, los registros de Control de transferencia del módulo de E/S son de lectura, mientras que los de Estado del periférico son de escritura.
 - i) El método de acceso mediante espacio de E/S mapeado en memoria requiere de instrucciones específicas para la realización de transferencias.
 - j) En el método de acceso mediante espacio de E/S aislado de memoria se requieren señales de control adicionales para identificar si la CPU está accediendo a la memoria o a la E/S.
 - k) Las 3 estrategias de gestión de transferencias son: E/S programada con espera de respuesta, E/S administrada por interrupciones y E/S con Acceso Directo a Memoria (DMA).
 - l) Todas las estrategias de gestión de la transferencia requieren la participación directa de la CPU para transferir cada palabra de datos.
 - ✓ m) Debido a los tiempos de espera ocupada asociados a la E/S Programada con espera de respuesta, la utilización de esta estrategia no es recomendable en ningún caso.
 - n) Frente a la E/S Programada con espera de respuesta, la E/S administrada por interrupciones produce una mejor utilización de la CPU, a costa de que las transferencias sean algo más lentas.
 - o) La técnica de E/S mediante interrupciones es conveniente cuando tenemos periféricos rápidos y gran volumen de datos.
 - p) Debido a que la técnica de DMA no requiere participación directa de la CPU durante la transferencia, su uso resulta siempre la mejor opción.
 - ✓ q) El controlador DMA (DMAC) toma el control del bus del sistema, solicitando previamente su uso mediante las señales y lógica de arbitraje necesarias.
 - r) Una de las mayores ventajas del DMA es que la CPU interviene únicamente en la fase de inicialización de la transferencia.
 - s) En la fase de inicialización, la CPU configura tanto al módulo de E/S como al DMAC con los parámetros de la transferencia.
 - t) Una vez que recibe una interrupción por parte del DMAC, la CPU verifica los resultados de la transferencia mediante los registros internos del DMAC.
 - ✓ u) En la técnica de robo de ciclo, las transferencias demoran más ya que la CPU recibe una interrupción cada vez que el DMAC transfiere una palabra.
 - ✓ v) En las transferencias vía DMA, el rendimiento del sistema puede degradarse debido a que la CPU se ve impedida de usar libremente los buses.
 - w) Las transferencias realizadas en modo ráfagas (burst) ayudan a solucionar el problema de la degradación de rendimiento.
 - ✓ x) El modo ráfagas tiene como principal ventaja la mayor velocidad, ya que el DMAC no libera el bus hasta que no finaliza la transferencia.