


Subject -> Explicați execuția unstrucțiunii de tip R pentru un procesor MiPS care rulează pe un singur ciclu de ceas, punand In evidentà formatal instructioni, unità tile functionale implicate, materiale simplicate, registrii cheie INS. ARITMETICE Ymstrucțiuni de tip R Jipul R > formation instructionilor aritmétice-logice Lo add, sub, and, or, set (set-on-texo-than) Formatul instrucțiunii shamt funct ted nt rd MS 10-6 5-0 31-26 25-21 20-16 15-11 op = codul de operație al instrucțiunii ns, nt, nd = adresele registrelor sursà si destinație shamt = numarul de biti ou care se efectueazà deplasarea funct = seloctează varianta de operație specificată de către op Rezultatul din VAL trebuie sonis anto-un registru. Justice sub, add logice: and, or, xor, set (set-on-less-than) -> 2 sumt citite Instructiumile de format l'au ca operanzi 3 régistre > unul este Pentre realizarea cài de date avem merrore de: scris Registrele gemerale Register > Read register > feed Reglikite ALU operation aritmetica eogica opereata cu valoure citite den registre



Obtimere instructiumi curente si trecree le urmataire instructiume MIPS au un singur aidu de ceas
> se extrage instructiumea din memoire
> pontru treceree le urmataorea instructiume, aflata le
4 odeli distantà, se incrementeaza PC-ul au 4, care
este element de staro





- de la intrare la jesire atunci când semnalul de coas desoluide latch-ul
- · TDQmin / TDQ max -> timpul de propagare a semmalului de la intrare la iesire cotunci cand latch-ul et transparant. (cel mai important paramehu de sinoronizare a cearuliei)
- · Tstabilire/setup / Tomentimere/Rold > definox o fereastra in jurul frontului posterior al semnalului de coar pe durata ceneia data trebuie sà fire stabilità pentru a putra fi opantionatà conect

(FPGA) - unitatile structurale

Componentale structurale de basis als suiter de paris, de lip FPGA, sunt:

- · blocurile logice programatile
- · comutatoande programatité
- · Harreck de intercomectare (nouting)

Blocuril logice se pet realite sub forma de:

- -> retele de percelui de santistance MMOS Li PMOS, commutations de tip T-gates
- > rețele de porti combinaționale (NAND, XOR etc)
- -> multipleware
- -> tabele associative (lookup tables) cu m imtrotri
- -> structuri Si-SAU cu mai multe intrairi

Trasee de interconnectare S Xilinx & producatori

Adel

AHera

AHera


FPGA) -> conexiume cross-point

differd prin:


Formilière de FPGA-uri /> mijloacule fizice de realizare a programari de cotre utilizator > organizarea traseelor de interconectare La funcții le de bază ale blocuritor lippice combinationale (CLB)

Cele mai mari diferențe se regasex le tehnicile falosite pentru realizava umos interconexiumi cat mai flexibile en cadrul blocurilor si Indre blocuri.

Conexiuni de tip u punde de interedie In cadrul unor trasee de dep u magischale intersedate " sau cross-bar



conexiune cross - paint



1) Acruleatà continutul registului in care se acumuloatà sumele producedor partiale

2) Initializzatà m. rangului bitului immultitorului joo

3) Formeatà producul partial xy;

4) Aduna producul partial le jumatatec superioare a registului sumei producedor partiale

5) Efectueatà j=j+1 Ai dacò j=n treu 6 8

6) Deplazzatà le dreapta cu un rang continutul registului sumei produculor partial

registului sumei produculor partial

4) Treca le par 3

8) Producul cu 2(n-1) rangui d-a obtinut son registul de deplasare.

Calea de date pentre instructionnile de inconerse aan memorare realizeasa un acces le un régistres Urmat de calcularea unei adrese de memoure, iar un continuare o vitire sau o soviere in memoure si o paiere en fisient de régistre, doct énstructiones ette de sencancare.

Codell operation:

-> Incarcare: 35

> memorare: 43

MIPS au mai multe ciclusi de ceas - versiune abstractà -> déferențe față de

Fiecare par al executrei va mecesita o perioadà de cear => permite unei unitati functional a fre utreizatà mai mult dealt a singurà data pe varianta cu um singent cide


instructione, cot simp este utilizata in ciduri deferite de coas. Aceastà utilizare multiple reduce cantitates de farduare.


Avantaje MiPS cue mai multe victuri de ceas: - posibilitatea de a folosi auleagi unitàti funcționale de mai multe où pe durata execuției unui singure instrucțiuni - posibilitates de a permite instrucțiunilor să folionearie un numar défeit de ciclusi de limp

Differențe față de versiunea cu un singur cidu

- o singurà unitate de memorie, atat pentre instrucțium, eat si gentu date

- sent adàugate unul son mai mutte regestre dupà frecare unitate funcțională majoră pentu a păstra régine aulei unitati pamò como volonirea va fi folonità Intrum cicle ultorion de cean.





Subject -> Explicați execuția instrucțiunilor de încărcate/memorate pentru un procesor MIPS cate rulează pe un singur ciclu de cas, puraînd în evidență formatul instrucțiunii, unitatile funcționale implicate, registrii cheie

Instrucțiune de April I -> instrucțium de referire a memorei Formatul instrucțiunii

op rs rt adresa
31-26 25-21 20-16 15-0

op = codul de operație al instrucțiunii ns = adresa registrului sursă nt = adresa registrului destinatie

adresa = deplasarea adresei / offset

Resultatul din UAL va fi o adresà

pe langà registrele generale si UAL, unitatile onecesare implementarie acestor instrucțiumi seunt:

a) Unitatea memoriei de date

Address Read >

32 Sign 32 extend

MemRead

Ynstructiumile sunt:

- · ew \$t1, valoare _ deplasare (\$ tr)
- · sx/ \$+1, valoare deplasare (\$t2)

Aceste instrucțiumi calculeată o adresă de memorie prin adunarea registrului de bostă #t2 cu câmpul pontru deplasarea cu semm de labiți din instrucțiune. Extinderea se face pâmă la o valoare de 32 de biți cu semm.

Dacà instructiumea orte de moremonare, valoares de memoret debruie citità din fizient de registre, unde ea se gaseixe an \$\frac{4}{1}.

Daca instructiumea este de incarcare, voloarea citité den momorie trebure occisé in # 11 care este registrul apecuficat din fisierul de registre.

PIPELINE -> Stagüle de executie ale unei instructiuni

- 1) IF citinea sumatornei instructioni oferite de PC
- 2) iD decodéficarea instructions
- 3) EX executia instructiumi 4 MEM - memorarea resultatului çi incrementaree lui PC
- 5) INB scrierea im registre

Toate stagille trebuie où dervie aproximativ a alani timp. un took trebuie så foloseasió toate stagüle çi endimes så fre acuazi pentu toate task-viile.

La intersecțule între barele verticale și ale aritantale se pot stabili conexiuni parmamente sau temporare, în funcție de tehnologia utilitată.

(Permamente) -> se utilizeazà elemente de tip u anti-fuse au contact permament stabilit ca urmane a aplicati temporare a unai tensiumi ridiate

Avantaje > caracter nevolatie, dimansiume relativ mici, registente si capacitatea reduse

Desawontaje -> continutul fix, imposibilitatee reprogramari

Temponane > se utilizeaza am calitate de comulatoare tranzistoare NMOS, cu comal inders, sou tranzistoare un pearta flotanta

Avantey -> posibilitate a reconfigurari

Dezavanteje -> caracter nevaletre, dimensiumi reletivo mari ale comutatoarelor Skew -> variatie spatialà a timple de sosire a semmaldor de ceas: variatia un ceea ce priverte acelari firent de ceas, virent de cotre douà sau mai mente bistabile diferite

Metter) variation temporalà a timpilor de sosine variation som una ce priverte timper de sosine
a douà fronteri de ceas le acelogi la statale

socialis agometel sersei de alimentare

Restrictia pentue drumul cel mai lung sau calea cae anai lente

T cicle > T camax + Tpmax + Tstabilite/setup + Talune cone/skew

Restrictia pentu drumul cel mai Scurt/calea cae wei rapich

T camin + Tpmin > T mentinere/hold + T devene one /skew