CHƯƠNG II. ARM CORTEX-M85

1. Phân loại bộ xử lý nhúng

1.1. Theo cấu trúc bộ nhớ (Von Neumann, Harvard, Modified Harvard)
1.2. Theo tập lệnh (RISC, CISC)
1.3. Theo mức tích hợp và chức năng (MCU, MPU)


2. Vị trí của M85 trong hệ sinh thái Arm

2.1. Ba profile Cortex-A, Cortex-R, Cortex-M
2.2. Tiến hóa dòng Cortex-M và bài toán Edge AI

3. Kiến trúc chuyên sâu Cortex-M85

3.1. Pipeline 7 tầng
3.2. Bộ nhớ và bus (TCM, cache, MPU)
3.3. Helium (MVE)
3.4. TrustZone và PACBTI
3.5. Ngắt, debug và an toàn chức năng
3.6. Đối chiếu sang RA8M1 (Chương III)

1.1. Von Neumann và Harvard



Trái: Von Neumann — chung bus. Phải: Harvard — tách bus lệnh và dữ liệu.

- **Von Neumann:** chung bus — điểm nghẽn chung
- **Harvard:** tách bus — lấy lệnh song song dữ liệu
- Harvard: phần cứng phức tạp hơn, tự sửa mã khó hơn

1.1. M85 dùng Modified Harvard

- Bus tách riêng, chung không gian địa chỉ
- Giữ băng thông song song của Harvard
- Đọc được dữ liệu trong bộ nhớ lệnh (hằng số trong Flash)
- M85: **ITCM** chứa lệnh, **DTCM** chứa dữ liệu
- ITCM/DTCM: vùng cấu hình tùy chọn, không phải định nghĩa
- Độ trễ TCM: thấp, xác định — không phải lúc nào cũng 1 chu kỳ


1.2. RISC và CISC

	CISC	RISC
Lệnh	Phức tạp, một lệnh nhiều việc	Đơn giản, mỗi lệnh một việc
Truy cập nhớ	Lệnh trực tiếp thao tác nhớ	Chỉ load/store được chạm nhớ
Thời gian chạy	Biến thiên lớn, khó dự đoán	Đều, dễ dự đoán

⇒ **M85 dùng Thumb-2 (lệnh 16/32-bit) — thuộc trường phái RISC.**

Thumb-2 là một tập lệnh duy nhất, trộn lệnh 16-bit và 32-bit: lệnh 16-bit cho các thao tác thường gặp để mã gọn, tiết kiệm Flash; lệnh 32-bit cho thao tác phức tạp cần nhiều toán hạng hoặc hằng số lớn.

1.3. MCU và MPU



Trái: MCU — tất cả trong một chip. Phải: MPU — nhớ, ngoại vi gắn ngoài.


- **MCU (Microcontroller Unit):** nhân + nhớ + ngoại vi, một chip
  - Chạy bare-metal / RTOS, thường không cần nhớ ngoài
- **MPU (Microprocessor Unit):** nhớ, ngoại vi gắn ngoài qua bus
  - Nhiều MPU dùng MMU — chạy được Linux
- Giá MPU: bus ngoài, năng lượng, chi phí cao hơn
- **M85 giữ khuôn khổ MCU** — không MMU

Tóm tắt

- **Modified Harvard:** bus lệnh và bus dữ liệu tách riêng, chung một không gian địa chỉ — băng thông song song mà vẫn đọc được dữ liệu trong bộ nhớ lệnh
- **RISC + Thumb-2:** lệnh đơn giản, chỉ load/store chạm nhớ; Thumb-2 trộn lệnh 16/32-bit — mã gọn, giải mã nhanh
- **MCU:** nhân + nhớ + ngoại vi trong một chip, chạy bare-metal/RTOS — không MMU, không cần nhớ ngoài

$\Rightarrow$ **Cortex-M = Harvard cải tiến + RISC Thumb-2 + khuôn khổ MCU**


2.1. Ba profile Cortex: A, R, M



Ba profile Cortex-A, Cortex-R, Cortex-M

- **A:** ứng dụng — MMU, đa nhân, OS đầy đủ
- **R:** thời gian thực — MPU, TCM, ECC
- **M:** vi điều khiển — tích hợp nhân, nhớ, ngoại vi trong một chip; chạy bare-metal/RTOS
- Họ M tăng dần: M0 $\rightarrow$ M3 $\rightarrow$ M4 $\rightarrow$ M33 $\rightarrow$ M55/M85
- **M85 đỉnh họ M** — vẫn profile M, không MMU

2.2. Tiến hóa dòng Cortex-M




Chồng tính năng theo phiên bản ISA

- **v6 (M0, M0+):** lớp nền — C Exceptions, Thumb-2, MPU, Debug+Trace
- **v7 (M3; M4, M7):** +DSP, Floating point
- **v8 (M23, M33):** +Stack Limit, TrustZone
- **v8.1 (M55, M85):** +PMU, ECC & RAS, PACBTI, Helium

⇒ **Mỗi bước thêm cơ chế mới**, không chỉ tăng xung — M85 hưởng trọn chồng này.

2.2. Mốc tiến hóa: từ tiết kiệm đến vector




Mốc năng lực các thế hệ Cortex-M

- **M0+/M3:** siêu tiết kiệm, Thumb-2
- **M4:** DSP + FPU — bắt đầu xử lý tín hiệu
- **M23/M33:** thêm TrustZone
- **M7:** dual-issue, FP đơn/đôi
- **M55:** Helium — DSP/ML chuyên dụng

⇒ **Ô "Future Cortex-M"** chính là chỗ M85 lấp vào: Helium nhanh hơn, ML mạnh hơn.

2.2. Bài toán Edge AI




Hiệu năng truyền thống và ML (M85/M55/M7)

- ML lượng tử hóa: **nhân – cộng dồn trên vector**
- Scalar: từng phần tử, tốn chu kỳ rẽ nhánh — điểm nghẽn khi dữ liệu tăng
- Cần: một lệnh nhiều phần tử + vòng lặp rẻ hơn
- Đáp án: **Helium (MVE)** + **Low Overhead Branch**

$\Rightarrow$ **Edge AI cần cả hai trục:** scalar cho truyền thống, vector cho ML.


3. Sơ đồ khối nhân Cortex-M85



Sơ đồ khối nhân Cortex-M85

- **Integer Core** ở giữa
- **TCM-Control** + I/D-TCM, I/D-Cache
- **EPU:** FPU và MVE
- **NVIC, MAU,** giao diện coprocessor
- Bus **AXI/AHB:** nối nhân với hệ thống ngoài nhân — bộ nhớ hệ thống, DMA, ngoại vi
- **Debug Unit:** JTAG / trace


3.1. Pipeline 7 tầng in-order



Pipeline M85: IFU, DPU, LSU, EPU

- Số nguyên **7 tầng**, **đúng thứ tự**
- **Dual-issue:** 2 lệnh/chu kỳ
- **Triple-issue chọn lọc:** gập rẽ nhánh ở FD
- FP/MVE: **9–10 tầng**, tách pipeline số nguyên
- Hazard → **stall xác định**, không vượt rào


3.1. Lệnh đi qua pipeline như thế nào?



Sơ đồ pipeline M85: front-end chung rồi rẽ 3 ống thực thi

- **IFU:** lấy lệnh — PF, FE
- **DPU:** phát lệnh — DE, FD, ISS
- **Lệnh số nguyên:** DPU → EX1–EX3 → ghi kết quả (tổng **7 tầng**)
- **Lệnh FP/vector:** DPU → E1–E5 → ghi kết quả (tổng **9–10 tầng**)
- Load/store đi qua **LSU** (LS1–LS3)
- **Low Overhead Branch:** rẻ rẽ nhánh

3.2. ITCM/DTCM: bộ nhớ gắn sát nhân




Sơ đồ cầu nối TCM

- **ITCM: 1 ngân hàng** — 1 truy cập/chu kỳ
- **DTCM: 4 ngân hàng** — CPU + DMA chồng lấn
- IP: tới **16 MB** mỗi loại; cache 0–64 KB, ECC*
- **S-AHB:** DMA nạp TCM khi CPU vẫn chạy

⇒ **TCM = bộ nhớ nhanh, xác định** cho mã/dữ liệu tới hạn


3.2. MPU và bus



Sơ đồ MPU và bus

- **MPU (PMSAv8)** là tùy chọn, chia tối đa **16 vùng** nhớ
- Khi bật TrustZone, MPU có thể tách riêng từng miền **Secure/Non-secure**
- **AXI 64-bit (AMBA 5):** bus hệ thống bộ nhớ
- **AHB 32-bit:** bus ngoại vi; coprocessor 64-bit, tối đa 8 đơn vị
- **Bề rộng bus $\neq$ thông lượng:** còn tần số, độ trễ nhớ, burst, tranh chấp
- Vector nặng + bus hẹp $\rightarrow$ EPU **có thể đói dữ liệu** (tùy workload)

3.3. Helium: một lệnh, nhiều phần tử




Beats Helium: 128-bit = 4 beat, M85 dual-beat

- Vector **128-bit** = 4 beat 32-bit
- **Dual-beat:** 2 beat (64-bit) mỗi chu kỳ
- Tối đa: **8 MAC 8-bit** mỗi chu kỳ

- ML nhanh hơn M7 khoảng **4 lần**
- DSP nhanh hơn M7 khoảng **3 lần**
- Nhanh hơn M55 khoảng **20%**


3.3. Gối đầu theo beat



Thực thi theo beat: 128-bit = 4 beat, M85 xử lý dual-beat.

- **Beat-wise overlapping:** VLDR nạp xong A, B → VMLA tính ngay
- Không đợi tải xong cả 128-bit mới tính
- **Lane predication:** bật/tắt từng lane trong thanh ghi
- **Gather/scatter:** vector hóa truy cập không liên tục
- Compiler tự vector hóa một phần; intrinsic cho đoạn quan trọng
- Lợi ích thực tế: **cần đo kiểm**


3.4. TrustZone: hai thế giới thực thi



TrustZone cho Armv8-M: Secure và Non-secure, gọi qua NSC bằng lệnh SG

- Chia **Secure / Non-secure** bằng phần cứng
- **SAU** (tối đa 8 vùng) + **IDAU** phân vùng
- Vào Secure qua **NSC** bằng lệnh **SG**
- MPU, SysTick, bảng vector riêng từng thế giới
- Cất khóa, firmware tin cậy, gốc secure boot


3.4. PACBTI: chống ROP và JOP



Sơ đồ cơ chế PAC-RET

- **ROP:** ghi đè địa chỉ trả về trên ngăn xếp, xâu chuỗi đoạn mã có sẵn
- **PAC-RET:** ký **LR**, bộ điều biến **SP**, mã PAC ở **R12**; **AUT** kiểm tra khi quay lại — sai → lỗi
- **JOP:** lợi dụng rẽ nhánh gián tiếp để lái luồng chạy
- **BTI:** đích rẽ nhánh gián tiếp phải là landing pad
- Chỉ bật cờ biên dịch là **chưa đủ**: cần toolchain, thư viện, mã assembly, bit **CONTROL**

3.5. Ngắt, debug và an toàn chức năng



Sơ đồ tổng quát hệ thống quanh nhân M85

- **NVIC:** tới 480 ngắt ngoài
- Tail-chaining, late-arrival, ưu tiên lồng nhau
- **CoreSight:** ETM trace lệnh, DWT điểm theo dõi, ITM, PMU
- **EWIC** qua Core EPPB: đánh thức từ sleep
- Debug EPPB → CoreSight (ETM/ITM/DAP)
- **DCLS** (tùy chọn): hai nhân lock-step, phát hiện lỗi

3.6. Đối chiếu sang RA8M1

Đặc điểm M85 (Chương II)	Khảo sát trên RA8M1 (Chương III)
Pipeline 7 tầng, dual-issue	Độ trễ ngắt và thời gian thực thi thực tế
Helium dual-beat	Tăng tốc AI biên/DSP; không NPU ngoài trên RA8M1
ITCM/DTCM, cache có ECC	Mã/dữ liệu tới hạn vào TCM, phân tích độ trễ
Bus M-AXI, DMA qua S-AHB	Nạp TCM khi CPU tiếp tục chạy
TrustZone (SAU/IDAU, NSC/SG)	Phân vùng Secure/Non-secure, gốc secure boot
PACBTI (PAC-RET, BTI)	Bảo vệ luồng thực thi, theo cấu hình chip
NVIC 480 ngắt	Xử lý ngắt thời gian thực trong ứng dụng biên
DCLS (tùy chọn IP)	Chỉ xét ở mức IP, theo cấu hình chip

Các tính năng ghi "tùy chọn" là giới hạn cấu hình IP; không phải mọi chip đều bật đủ.

Kết luận chương II

- M85: **đỉnh họ M** — scalar, vector, bảo mật
- Vẫn là **vi điều khiển**: in-order, TCM, NVIC, không MMU
- Một nhân: **điều khiển + AI biên + tự bảo vệ**
- Chương III: Renesas hiện thực hóa thành chip **RA8M1**