ĐẠI HỌC QUỐC GIA TP. HỒ CHÍ MINH
TRƯỜNG ĐẠI HỌC BÁCH KHOA
KHOA KHOA HỌC VÀ KỸ THUẬT MÁY TÍNH



BÁO CÁO LAB

MÔN: MẠCH ĐIỆN-ĐIỆN TỬ

LAB 2

Sinh Viên Thực Hiện: DƯƠNG ĐĂNG KHOA

MSSV: 2510329

GVHD: Hà Chí Trung
Lớp: L02


TP. HỒ CHÍ MINH, 10/2026

Bài tập và báo cáo

3.1 Mô hình diode đầy đủ

Đề bài: Dựa vào mạch mô phỏng ở trên (Hình 1.2), xác định điện áp trên điện trở và trên diode (V_R, V_D), cũng như dòng điện I trong mạch với **hai giá trị khác nhau** của R_1, gồm $220\,\Omega$ và $1{,}5\,\text{k}\Omega$. Giả sử dùng mô hình diode đầy đủ để phân tích, với điện áp thuận $0{,}7\,\text{V}$ và điện trở nội bằng $50\,\Omega$.

Cuối cùng, chạy mô phỏng trên PSpice để kiểm tra lại với kết quả tính toán lý thuyết. Báo cáo cần giải thích ngắn gọn về sự khác nhau giữa lý thuyết và mô phỏng.



Hình 1: Mạch mô phỏng diode theo Hình 1.2 .

3.1.1 Tính toán lý thuyết

Ghi chú: *Cần trình bày giải thích, công thức và phương trình, không chỉ ghi kết quả.*

Số liệu: $V_S = 5\,\text{V}$ (giả định), điện áp thuận $V_\gamma = 0{,}7\,\text{V}$, điện trở nội $r_D = 50\,\Omega$, $R_1 \in \{220\,\Omega;\ 1{,}5\,\text{k}\Omega\}$.

Theo mô hình diode đầy đủ: diode phân cực thuận được thay bằng nguồn V_γ mắc nối tiếp với điện trở nội r_D.

Ta có V_D:

$$V_D = V_\gamma + I\,r_D = 0{,}7 + 50\,I \tag{1}$$

Theo định luật Kirchhoff về điện áp (KVL) cho vòng gồm nguồn, điện trở và diode:

$$V_S = V_R + V_D = I R_1 + V_\gamma + I\,r_D$$

Công thức tính I:

$$I = \frac{V_S - V_\gamma}{R_1 + r_D} \tag{2}$$

Công thức tính V_R (định luật Ohm):

$$V_R = I\,R_1 = \frac{V_S - V_\gamma}{R_1 + r_D}\,R_1 \tag{3}$$

Trường hợp 1: $R_1 = 220\,\Omega$.

$$I = \frac{5 - 0{,}7}{220 + 50} = \frac{4{,}3}{270} \approx 15{,}93\ \text{mA}$$

$$V_R = IR_1 = 15{,}93 \times 10^{-3} \times 220 \approx 3{,}504 \text{ V}$$

$$V_D = 0{,}7 + 50 \times 15{,}93 \times 10^{-3} \approx 1{,}496 \text{ V}$$

Trường hợp 2: $R_1 = 1{,}5\,\text{k}\Omega$**.**

$$I = \frac{5 - 0{,}7}{1500 + 50} = \frac{4{,}3}{1550} \approx 2{,}774 \text{ mA}$$

$$V_R = IR_1 = 2{,}774 \times 10^{-3} \times 1500 \approx 4{,}161 \text{ V}$$

$$V_D = 0{,}7 + 50 \times 2{,}774 \times 10^{-3} \approx 0{,}839 \text{ V}$$


Kết quả:

R_1	I	V_R	V_D
220 Ω	15,93 mA	3,504 V	1,496 V
1,5 kΩ	2,774 mA	4,161 V	0,839 V


Kiểm tra lại: $V_R + V_D = 3{,}504 + 1{,}496 = 5\,\text{V}$ và $4{,}161 + 0{,}839 = 5\,\text{V}$, đúng bằng V_S.

3.1.2 Mô phỏng PSpice

Đặt profile mô phỏng ở chế độ *Bias Point*, đồng thời bật **Enable Voltage Bias Display** và **Enable Current Bias Display** để hiển thị kết quả mô phỏng.
Kết quả mô phỏng (hình ảnh):



Hình 2: Kết quả mô phỏng PSpice với $R_1 = 220\,\Omega$.



Hình 3: Kết quả mô phỏng PSpice với $R_1 = 1{,}5\,\text{k}\Omega$.

3.1.3 So sánh

Đề bài: Trong phần này, kết quả tính toán lý thuyết và mô phỏng PSpice được tổng hợp vào bảng dưới đây để so sánh sự khác biệt. Sinh viên cần điền đầy đủ thông tin vào bảng.

	Lý thuyết			**PSpice**		
	V_R	V_D	I	V_R	V_D	I
$R = 220\ \Omega$	3,504 V	1,496 V	15,93 mA	4,266 V	0,7337 V	19,39 mA
$R = 1{,}5\ \text{k}\Omega$	4,161 V	0,839 V	2,774 mA	4,317 V	0,6827 V	2,878 mA

Sai lệch tương đối (PSpice so với lý thuyết):

	ΔV_R	ΔV_D	ΔI
$R = 220\ \Omega$	+21,7%	−51,0%	+21,7%
$R = 1{,}5\ \text{k}\Omega$	+3,75%	−18,6%	+3,75%


Nhận xét (giữa kết quả tính toán và kết quả mô phỏng):

- **Điểm chung:** cả hai đều thỏa KVL ($V_R + V_D = 5\,\text{V}$) và cùng xu hướng: R càng lớn thì dòng I càng nhỏ, V_R càng gần V_S và V_D càng thấp.
- **Điểm khác:** kết quả PSpice có V_D **thấp hơn** lý thuyết, kéo theo V_R và I **cao hơn** lý thuyết. Sai lệch lớn hơn nhiều ở $R = 220\,\Omega$ (dòng lớn) so với $R = 1{,}5\,\text{k}\Omega$ (dòng nhỏ).
- **Nguyên nhân 1: điện trở nội.** Lý thuyết dùng mô hình đầy đủ với điện trở nội $r_D = 50\,\Omega$, nên $V_D = 0{,}7 + 50I$ tăng tuyến tính theo dòng (ví dụ 1,496 V khi $I \approx 16\,\text{mA}$). Diode `Dbreak` trong PSpice có tham số mặc định gần như không có điện trở nối tiếp ($R_S \approx 0$), nên không có phần sụt áp $50I$ này. Vì vậy V_D mô phỏng thấp hơn nhiều, nhất là khi dòng lớn.

- **Nguyên nhân 2: đặc tuyến hàm mũ.** PSpice dùng phương trình Shockley $I = I_S\left(e^{V_D/(nV_T)} - 1\right)$, nên V_D chỉ thay đổi rất ít theo dòng điện: khi I tăng từ 2,878 mA lên 19,39 mA (gấp khoảng 6,7 lần), V_D chỉ tăng từ 682,7 mV lên 733,7 mV (khoảng 51 mV). Trong khi đó mô hình lý thuyết cho V_D tăng từ 0,839 V lên 1,496 V.
- **Nguyên nhân 3: điện áp ngưỡng.** Giá trị 0,7 V chỉ là xấp xỉ. Điện áp thực tế của diode ở dòng vài mA là khoảng 0,68 V, còn ở dòng khoảng 19 mA là khoảng 0,73 V, nên mô hình 0,7 V chỉ đúng tương đối.
- **Kết luận:** khi dòng nhỏ ($R = 1{,}5\,\text{k}\Omega$), thành phần $50I$ nhỏ nên lý thuyết gần với mô phỏng hơn (sai lệch I khoảng 3,75%). Khi dòng lớn ($R = 220\,\Omega$), mô hình có điện trở nội $50\,\Omega$ sai khác nhiều hơn so với diode mô phỏng (sai lệch I khoảng 21,7%). Muốn lý thuyết và mô phỏng khớp hơn, cần đặt tham số $R_S = 50\,\Omega$ cho `Dbreak` trong PSpice (và chỉnh I_S để điện áp thuận gần 0,7 V).

3.2 Diode mắc nối tiếp

Đề bài: Tương tự bài tập trước, xác định giá trị các điện áp V_{D1}, V_{D2}, V_{D3} và dòng điện I cho mạch đã cho. Sau đó, mô phỏng lại mạch bằng PSpice. Tuy nhiên, trong trường hợp này dùng mô hình diode thực tế với điện áp thuận là 0,7223 V.



Hình 4: Tìm điện áp và dòng điện trong mạch điện đã cho.

3.2.1 Tính toán lý thuyết

Ghi chú: *Cần trình bày giải thích, công thức và phương trình, không chỉ ghi kết quả.*

Số liệu: $V_1 = 10\,\text{V}$, $R_1 = 1\,\text{k}\Omega$, ba diode giống nhau mắc nối tiếp, phân cực thuận, điện áp thuận $V_\gamma = 0{,}7223\,\text{V}$.

Theo mô hình diode thực tế: mỗi diode dẫn thuận được thay bằng một nguồn áp V_γ (bỏ qua điện trở nội).
Ta có V_{D1}: vì ba diode giống nhau, mắc nối tiếp và có cùng dòng điện nên

$$V_{D1} = V_\gamma = 0{,}7223\ \text{V}$$

$$V_{D2} = 0{,}7223\ \text{V}, \qquad V_{D3} = 0{,}7223\ \text{V}$$

Theo định luật Kirchhoff về điện áp (KVL):

$$V_1 = V_{D1} + V_{D2} + V_{D3} + V_{R1}$$

$$V_{R1} = V_1 - (V_{D1} + V_{D2} + V_{D3}) = 10 - 3 \times 0{,}7223 = 7{,}8331\ \text{V}$$

Công thức tính I (định luật Ohm cho R_1):

$$I = \frac{V_{R1}}{R_1} = \frac{V_1 - 3V_\gamma}{R_1}$$


$$I = \frac{7{,}8331}{1000} = 7{,}8331 \text{ mA}$$

Kết quả:

$$V_{D1} = V_{D2} = V_{D3} = 0{,}7223 \text{ V}$$
$$V_{R1} = 7{,}8331 \text{ V}$$
$$I = 7{,}8331 \text{ mA}$$

3.2.2 Mô phỏng PSpice

Đặt profile mô phỏng ở chế độ *Bias Point*, đồng thời bật **Enable Voltage Bias Display** và **Enable Current Bias Display** để hiển thị kết quả.
Kết quả mô phỏng (hình ảnh):



Hình 5: Kết quả mô phỏng PSpice của mạch ba diode nối tiếp.

Số liệu đọc từ mô phỏng: điện thế tại các nút (so với đất): 10,00 V (sau nguồn), 9,291 V (sau D1), 8,582 V (sau D2), 7,872 V (sau D3), dòng điện $I = 7{,}872$ mA. Điện áp trên từng diode là hiệu điện thế hai đầu:

$$V_{D1} = 10{,}00 - 9{,}291 = 0{,}709 \text{ V}$$
$$V_{D2} = 9{,}291 - 8{,}582 = 0{,}709 \text{ V}$$
$$V_{D3} = 8{,}582 - 7{,}872 = 0{,}710 \text{ V}$$
$$V_{R1} = 7{,}872 \text{ V}$$
$$I = 7{,}872 \text{ mA}$$

3.2.3 So sánh

	V_{D1}	V_{D2}	V_{D3}	V_{R1}	I
Tính toán	0,7223 V	0,7223 V	0,7223 V	7,8331 V	7,8331 mA
PSpice	0,709 V	0,709 V	0,710 V	7,872 V	7,872 mA


Sai lệch tương đối (PSpice so với tính toán): V_D thấp hơn khoảng 1,8%; V_{R1} và I cao hơn khoảng 0,5%.

Nhận xét:

- Kết quả mô phỏng rất gần kết quả tính toán. Cả hai đều thỏa KVL: $3V_D + V_{R1} = 10\,\text{V}$ (mô phỏng: $0{,}709 + 0{,}709 + 0{,}710 + 7{,}872 = 10\,\text{V}$) và cho thấy ba diode giống nhau nên điện áp rơi đều nhau.
- Sai lệch nhỏ vì mô hình lý thuyết coi $V_D = 0{,}7223\,\text{V}$ là hằng số, còn diode `Dbreak` trong PSpice có đặc tuyến hàm mũ nên V_D phụ thuộc dòng điện. Ở dòng $\approx 7{,}9\,\text{mA}$, `Dbreak` mặc định cho $V_D \approx 0{,}709\,\text{V}$, thấp hơn $0{,}7223\,\text{V}$ một chút. Vì V_D thấp hơn nên tổng sụt áp trên ba diode nhỏ hơn, V_{R1} và I lớn hơn lý thuyết.
- **Ứng dụng:** mạch là một cách đơn giản để tạo nguồn từ sụt áp của diode. Mỗi diode silic làm giảm khoảng 0,7 V nên từ nguồn 5 V phổ biến, dùng một diode nối tiếp cho điện áp khoảng 4,3 V cấp cho module SIM. Diode đồng thời bảo vệ module khỏi dòng điện ngược, là giải pháp chi phí thấp.

3.3 Phân tích mạch với diode

Đề bài: Trong PSpice, một số bài tập trong bài giảng có thể được mô phỏng để xác nhận kết quả. Mặc dù giá trị (điện áp, dòng điện) không hoàn toàn giống nhau, mô phỏng PSpice là công cụ để kiểm tra lời giải của bạn. Sinh viên được đề nghị phân tích mạch này bằng mô hình diode thực tế, với điện áp rơi trên diode khoảng 0,7 V. Sau đó chạy mô phỏng PSpice để kiểm tra lại kết quả.



Hình 6: Phân tích mạch với diode.

3.3.1 Tính toán lý thuyết

Đề bài: Giả sử điện áp tại anode và cathode của diode lần lượt là V_1 và V_2, và diode phân cực thuận. Theo mô hình diode thực tế: $V_1 - V_2 = 0{,}7\,\text{V}$. Sinh viên lập các phương trình để xác định dòng điện qua tất cả các điện trở.

Ghi chú: *Cần trình bày giải thích, công thức và phương trình, không chỉ ghi kết quả.*

Số liệu: $R_1 = 2\,\text{k}\Omega$, $R_2 = 8\,\text{k}\Omega$, $R_3 = 4\,\text{k}\Omega$, $R_4 = 6\,\text{k}\Omega$; nguồn V đặt giữa nút trái và nút phải (nút phải nối đất, $V_{\text{phải}} = 0$, $V_{\text{trái}} = V$). Đơn vị dùng trong tính toán: V, kΩ, mA.

Theo định luật Ohm, dòng điện qua các điện trở:

$$I_{R1} = \frac{V - V_1}{R_1}, \quad I_{R2} = \frac{V_1}{R_2}, \quad I_{R3} = \frac{V - V_2}{R_3}, \quad I_{R4} = \frac{V_2}{R_4}$$

Theo định luật Kirchhoff về dòng điện (KCL) tại nút anode (trên) và nút cathode (dưới), gọi I_D là dòng qua diode (chiều từ anode xuống cathode):

$$I_{R1} = I_{R2} + I_D \iff \frac{V - V_1}{2} = \frac{V_1}{8} + I_D \tag{4}$$

$$I_{R3} + I_D = I_{R4} \iff \frac{V - V_2}{4} + I_D = \frac{V_2}{6} \tag{5}$$

Theo mô hình diode thực tế:

$$V_1 - V_2 = 0{,}7 \implies V_2 = V_1 - 0{,}7 \tag{6}$$

Giải hệ phương trình. Cộng (4) và (5) để khử I_D:

$$\frac{V - V_1}{2} + \frac{V - V_2}{4} = \frac{V_1}{8} + \frac{V_2}{6}$$

Nhân hai vế với 24:

$$12(V - V_1) + 6(V - V_2) = 3V_1 + 4V_2 \iff 18V = 15V_1 + 10V_2$$

Thay (6) vào:

$$18V = 15V_1 + 10(V_1 - 0{,}7) = 25V_1 - 7 \implies \boxed{V_1 = \frac{18V + 7}{25}}, \qquad V_2 = V_1 - 0{,}7$$

Điều kiện kiểm tra: giả thiết diode phân cực thuận đúng khi $I_D = I_{R1} - I_{R2} > 0$.

Trường hợp $V = 8\,\text{V}$:

$$V_1 = \frac{18 \times 8 + 7}{25} = 6{,}04\ \text{V}, \qquad V_2 = 5{,}34\ \text{V}$$

$$I_{R1} = \frac{8 - 6{,}04}{2} = 0{,}98\,\text{mA}, \quad I_{R2} = \frac{6{,}04}{8} = 0{,}755\,\text{mA}, \quad I_{R3} = \frac{8 - 5{,}34}{4} = 0{,}665\,\text{mA}, \quad I_{R4} = \frac{5{,}34}{6} = 0{,}8$$

$I_D = 0{,}98 - 0{,}755 = 0{,}225\,\text{mA} > 0$ (đúng giả thiết).

Trường hợp $V = 10\,\text{V}$ (để đối chiếu với mô phỏng):

$$V_1 = \frac{18 \times 10 + 7}{25} = 7{,}48\ \text{V}, \qquad V_2 = 6{,}78\ \text{V}$$

$$I_{R1} = 1{,}26\ \text{mA}, \quad I_{R2} = 0{,}935\ \text{mA}, \quad I_{R3} = 0{,}805\ \text{mA}, \quad I_{R4} = 1{,}13\ \text{mA}$$

$I_D = 1{,}26 - 0{,}935 = 0{,}325\,\text{mA} > 0$ (đúng giả thiết).

Trường hợp $V = 12\,\text{V}$:

$$V_1 = \frac{18 \times 12 + 7}{25} = 8{,}92\ \text{V}, \qquad V_2 = 8{,}22\ \text{V}$$

$$I_{R1} = \frac{12 - 8{,}92}{2} = 1{,}54\,\text{mA}, \quad I_{R2} = \frac{8{,}92}{8} = 1{,}115\,\text{mA}, \quad I_{R3} = \frac{12 - 8{,}22}{4} = 0{,}945\,\text{mA}, \quad I_{R4} = \frac{8{,}22}{6} =$$


$I_D = 1{,}54 - 1{,}115 = 0{,}425\,\text{mA} > 0$ (đúng giả thiết).

Kiểm tra lại: với $V = 8\,\text{V}$, $I_{R4} - I_{R3} = 0{,}89 - 0{,}665 = 0{,}225\,\text{mA} = I_D$; với $V = 12\,\text{V}$, $1{,}37 - 0{,}945 = 0{,}425\,\text{mA} = I_D$ (đều khớp KCL).

3.3.2 Mô phỏng PSpice

Dùng profile mô phỏng *Bias Point*. Sinh viên chụp màn hình PSpice thể hiện dòng điện và điện áp trong mạch.

Kết quả mô phỏng (hình ảnh), nguồn $V = 8\,\text{V}$:




Hình 7: Kết quả mô phỏng PSpice với $V = 8\,\text{V}$.

Số liệu đọc từ mô phỏng ($V = 8\,\text{V}$):

$V_1 = 6{,}008\ \text{V},$	$V_2 = 5{,}389\ \text{V},$	$V_1 - V_2 = 0{,}619\ \text{V}$
$I_{R1} = 0{,}996\ \text{mA},$	$I_{R2} = 750{,}9\ \mu\text{A},$	$I_D = 245{,}3\ \mu\text{A}$
$I_{R3} = 652{,}8\ \mu\text{A},$	$I_{R4} = 898{,}1\ \mu\text{A},$	$I_{\text{nguồn}} = 1{,}649\ \text{mA}$

Kết quả mô phỏng (hình ảnh), nguồn $V = 12\,\text{V}$:



Hình 8: Kết quả mô phỏng PSpice với $V = 12\,\text{V}$.

Số liệu đọc từ mô phỏng ($V = 12\,\text{V}$):

$$V_1 = 8{,}894\ \text{V}, \qquad V_2 = 8{,}260\ \text{V}, \qquad V_1 - V_2 = 0{,}634\ \text{V}$$
$$I_{R1} = 1{,}553\ \text{mA}, \qquad I_{R2} = 1{,}112\ \text{mA}, \qquad I_D = 441{,}5\ \mu\text{A}$$
$$I_{R3} = 935{,}1\ \mu\text{A}, \qquad I_{R4} = 1{,}377\ \text{mA}, \qquad I_{\text{nguồn}} = 2{,}488\ \text{mA}$$

3.3.3 So sánh

Đề bài: Sinh viên tổng hợp kết quả từ cả tính toán lý thuyết và mô phỏng PSpice rồi điền vào bảng dưới đây.

	Tính toán lý thuyết						**Mô phỏng PSpice**					
	I_{R1} (mA)	I_{R2} (mA)	I_{R3} (mA)	I_{R4} (mA)	V_1 (V)	V_2 (V)	I_{R1} (mA)	I_{R2} (mA)	I_{R3} (mA)	I_{R4} (mA)	V_1 (V)	V_2 (V)
$V = 8\,\text{V}$	0,98	0,755	0,665	0,89	6,04	5,34	0,996	0,7509	0,6528	0,8981	6,008	5,389
$V = 12\,\text{V}$	1,54	1,115	0,945	1,37	8,92	8,22	1,553	1,112	0,9351	1,377	8,894	8,260

Sai lệch tương đối (PSpice so với lý thuyết):


	I_{R1}	I_{R2}	I_{R3}	I_{R4}	I_D	V_1	V_2
$V = 8\,\text{V}$	+1,6%	−0,5%	−1,8%	+0,9%	+9,0%	−0,5%	+0,9%
$V = 12\,\text{V}$	+0,8%	−0,3%	−1,0%	+0,5%	+3,9%	−0,3%	+0,5%

Nhận xét:

- Kết quả mô phỏng rất gần kết quả tính toán: các dòng qua điện trở và điện áp V_1, V_2 lệch dưới 2%. Mô phỏng xác nhận giả thiết diode phân cực thuận ($I_D = 245{,}3\,\mu$A ở 8 V và 441,5 μA ở 12 V) và thỏa KCL, ví dụ ở 12 V: $I_{R1} = I_{R2} + I_D$ ($1{,}553 = 1{,}112 + 0{,}4415$) và $I_{R4} = I_{R3} + I_D$ ($1{,}377 \approx 0{,}9351 + 0{,}4415$).
- Khác biệt chính là điện áp rơi trên diode: lý thuyết dùng 0,7 V cố định, còn PSpice cho $V_1 - V_2 = 0{,}619$ V (ở 8 V) và 0,634 V (ở 12 V). Diode `Dbreak` theo phương trình Shockley nên ở dòng nhỏ cỡ 0,25–0,45 mA điện áp thuận thấp hơn 0,7 V. Điện áp rơi nhỏ hơn làm dòng qua diode lớn hơn lý thuyết, nên sai lệch lớn nhất nằm ở I_D (+9,0% ở 8 V, +3,9% ở 12 V).
- Khi nguồn tăng từ 8 V lên 12 V, dòng qua diode tăng nên điện áp rơi thực tế trên diode tăng nhẹ (0,619 → 0,634 V), tiến gần 0,7 V hơn. Vì vậy sai lệch tương đối của I_D giảm khi nguồn tăng.
- Mô hình diode 0,7 V cho kết quả chấp nhận được khi phân tích tay, còn PSpice cho giá trị sát thực tế hơn.

3.4 Mạch kẹp diode (Clamper)

Đề bài: Các mạch trong hình dưới đây được gọi là mạch kẹp (clamper) hay mạch khôi phục DC. Mô phỏng PSpice cũng được thể hiện trong hình. Các mạch này kẹp đỉnh của một dạng sóng về một mức DC xác định (ví dụ 0,7 V). Sinh viên cần thực hiện mạch trên PSpice để kiểm chứng kết quả tính toán lý thuyết.



Hình 9: Mạch kẹp dùng diode.

3.4.1 Tính toán lý thuyết

Đề bài: Trong phần này giả sử dùng mô hình diode thực tế. Trình bày các phương trình để tính ba dòng điện gồm I_{R1}, I_{R2}, I_{D2} và điện áp V_{R2}.

Ghi chú: *Cần trình bày giải thích, công thức và phương trình, không chỉ ghi kết quả.*

Số liệu: $R_1 = 5{,}6\,\text{k}\Omega$, $R_2 = 3{,}3\,\text{k}\Omega$, điện áp thuận mỗi diode $V_\gamma = 0{,}7$ V, nguồn V (12 V và 20 V). Đơn vị tính: V, kΩ, mA.

Giả thiết: cả D_1 và D_2 đều phân cực thuận (dẫn). Theo mô hình diode thực tế, mỗi diode dẫn có điện áp rơi $V_\gamma = 0{,}7\,\text{V}$. Gọi X là nút sau D_1 và Y là nút phía dưới ($V_{\text{đất}} = 0$).
Theo diode D_1: điện thế tại nút X

$$V_X = V - V_\gamma$$

Theo diode D_2: điện thế tại nút Y

$$V_Y = V_X - V_\gamma = V - 2V_\gamma$$

Điện áp V_{R2}: R_2 mắc song song với D_2 nên

$$V_{R2} = V_{D2} = V_\gamma = 0{,}7\ \text{V} \tag{7}$$

Dòng I_{R1} (định luật Ohm, R_1 nối từ Y xuống đất):

$$I_{R1} = \frac{V_Y}{R_1} = \frac{V - 2V_\gamma}{R_1} \tag{8}$$

Dòng I_{R2}:

$$I_{R2} = \frac{V_{R2}}{R_2} = \frac{0{,}7}{3{,}3} \approx 0{,}2121\ \text{mA} \tag{9}$$

Dòng I_{D2} (KCL tại nút X: dòng qua D_1, bằng I_{R1}, chia thành I_{D2} và I_{R2}):

$$I_{D2} = I_{R1} - I_{R2} \tag{10}$$

Điều kiện kiểm tra: giả thiết đúng khi $I_{D2} > 0$.

Trường hợp $V = 20\,\text{V}$:

$$V_X = 19{,}3\ \text{V}, \qquad V_Y = 20 - 1{,}4 = 18{,}6\ \text{V}$$

$$I_{R1} = \frac{18{,}6}{5{,}6} \approx 3{,}3214\ \text{mA}, \qquad I_{R2} \approx 0{,}2121\ \text{mA}, \qquad I_{D2} = 3{,}3214 - 0{,}2121 \approx 3{,}1093\ \text{mA}$$

$I_{D2} > 0$ nên giả thiết đúng.
Trường hợp $V = 12\,\text{V}$:

$$V_X = 11{,}3\ \text{V}, \qquad V_Y = 12 - 1{,}4 = 10{,}6\ \text{V}$$

$$I_{R1} = \frac{10{,}6}{5{,}6} \approx 1{,}8929\ \text{mA}, \qquad I_{R2} \approx 0{,}2121\ \text{mA}, \qquad I_{D2} = 1{,}8929 - 0{,}2121 \approx 1{,}6808\ \text{mA}$$


$I_{D2} > 0$ nên giả thiết đúng.

Kết quả:

V	I_{R1}	I_{R2}	I_{D2}	V_{R2}
12 V	1,8929 mA	0,2121 mA	1,6808 mA	0,7 V
20 V	3,3214 mA	0,2121 mA	3,1093 mA	0,7 V

3.4.2 Mô phỏng PSpice

Chạy mô phỏng *Bias Point* trên PSpice, bật hiển thị điện áp và dòng điện trong kết quả.
Kết quả mô phỏng (hình ảnh), nguồn $V = 12\,\text{V}$:




Hình 10: Kết quả mô phỏng PSpice với $V = 12\,\text{V}$.

Số liệu đọc từ mô phỏng ($V = 12\,\text{V}$): điện thế tại nút sau nguồn 12,00 V, nút X là 11,33 V, nút Y là 10,66 V.

$$\begin{aligned} V_{D1} &= 12{,}00 - 11{,}33 = 0{,}67\ \text{V} \\ V_{R2} = V_{D2} &= 11{,}33 - 10{,}66 = 0{,}67\ \text{V} \\ I_{R1} &= 1{,}903\ \text{mA} \\ I_{R2} &= 202{,}7\ \mu\text{A} \\ I_{D2} &= 1{,}701\ \text{mA} \end{aligned}$$

Kiểm tra KCL: $I_{R1} = I_{D2} + I_{R2} = 1{,}701 + 0{,}2027 = 1{,}9037\ \text{mA} \approx 1{,}903\ \text{mA}$ (đúng).
Kết quả mô phỏng (hình ảnh), nguồn $V = 20\,\text{V}$:



Hình 11: Kết quả mô phỏng PSpice với $V = 20\,\text{V}$.

Số liệu đọc từ mô phỏng ($V = 20\,\text{V}$): điện thế tại nút sau nguồn 20,00 V, nút X là 19,31 V, nút Y là 18,63 V.

$$\begin{aligned} V_{D1} &= 20{,}00 - 19{,}31 = 0{,}69\ \text{V} \\ V_{R2} = V_{D2} &= 19{,}31 - 18{,}63 = 0{,}68\ \text{V} \\ I_{R1} &= 3{,}327\ \text{mA} \\ I_{R2} &= 207{,}5\ \mu\text{A} \\ I_{D2} &= 3{,}119\ \text{mA} \end{aligned}$$

Kiểm tra KCL: $I_{R1} = I_{D2} + I_{R2} = 3{,}119 + 0{,}2075 = 3{,}3265\ \text{mA} \approx 3{,}327\ \text{mA}$ (đúng).

3.4.3 So sánh

Đề bài: Sinh viên tổng hợp kết quả từ cả tính toán lý thuyết và mô phỏng PSpice rồi điền vào bảng dưới đây.

	Tính toán lý thuyết				**Mô phỏng PSpice**			
	I_{R1} (mA)	I_{R2} (mA)	I_{D2} (mA)	V_{R2} (V)	I_{R1} (mA)	I_{R2} (mA)	I_{D2} (mA)	V_{R2} (V)
$V = 12\,\text{V}$	1,8929	0,2121	1,6808	0,7	1,903	0,2027	1,701	0,67
$V = 20\,\text{V}$	3,3214	0,2121	3,1093	0,7	3,327	0,2075	3,119	0,68

Sai lệch tương đối (PSpice so với lý thuyết):


	I_{R1}	I_{R2}	I_{D2}	V_{R2}
$V = 12\,\text{V}$	+0,5%	−4,4%	+1,2%	−4,3%
$V = 20\,\text{V}$	+0,2%	−2,2%	+0,3%	−2,9%

Có thể rút ra kết luận gì từ bảng này?

- **Điện áp trên R_2 được kẹp ở mức xấp xỉ** 0,7 V và gần như không phụ thuộc vào nguồn: khi nguồn đổi từ 12 V sang 20 V, V_{R2} chỉ thay đổi từ 0,67 V lên 0,68 V (mô phỏng), còn lý thuyết giữ 0,7 V. Do đó $I_{R2} = V_{R2}/R_2$ cũng gần như không đổi ($\approx 0{,}2$ mA). Đây chính là tác dụng kẹp (clamp) của diode D_2 mắc song song với tải.
- **Phần dòng còn lại đi qua D_2:** khi nguồn tăng, I_{R1} tăng theo $(V - 2V_\gamma)/R_1$, mà I_{R2} gần như không đổi nên toàn bộ phần dòng tăng thêm đi qua D_2 (I_{D2} tăng từ 1,70 mA lên 3,12 mA theo mô phỏng).
- **Lý thuyết và mô phỏng gần nhau:** I_{R1} và I_{D2} lệch dưới 1,5%. I_{R2} và V_{R2} lệch khoảng 2–4% vì PSpice dùng diode `Dbreak` theo phương trình Shockley, điện áp thuận thực tế khoảng 0,67–0,69 V, hơi thấp hơn mức 0,7 V cố định của mô hình lý thuyết. Nguồn càng nhỏ thì dòng qua diode càng nhỏ, điện áp thuận càng thấp và sai lệch càng lớn.
- **Ứng dụng:** mạch bảo vệ tải R_2 khỏi điện áp cao, cho phép dòng dư đi qua diode, và là cơ sở của các mạch kẹp/khôi phục DC dùng diode.

3.5 Mạch chuyển nguồn (Power switching)

Giới thiệu: Khi nguồn điện bị mất đột ngột, có thể cần lưu dữ liệu sao lưu trên vi điều khiển. Các trường hợp này cần một dạng mạch chuyển nguồn tự động sang nguồn phụ, chẳng hạn pin. Giải pháp đơn giản nhất là thêm một diode trên mỗi nguồn áp như trong hình dưới. Trong mạch này, nguồn 5 V dùng làm pin dự phòng, còn nguồn 9 V là nguồn chính của hệ thống, được thể hiện bằng điện trở tải. Tuy nhiên, vấn đề chính của cách làm này là điện áp rơi thuận trên diode có thể quá cao đối với hệ thống. Có thể khắc phục bằng diode Schottky có điện áp thuận rất thấp (ví dụ khoảng 250 mV tại 1 A).



Hình 12: Mạch chuyển nguồn.

3.5.1 Tính toán lý thuyết

Đề bài: Trong phần này giả sử dùng mô hình diode thực tế. Trình bày các phương trình để tính các dòng điện I_{D3}, I_{D4}, I_{RL} và điện áp V_{RL} trong ba trường hợp: chỉ có nguồn 5 V, chỉ có nguồn 9 V, và có cả hai nguồn 5 V và 9 V.

Ghi chú: *Cần trình bày giải thích, công thức và phương trình, không chỉ ghi kết quả.*

Số liệu: $V_{S1} = 5\,\text{V}$, $V_{S2} = 9\,\text{V}$, $R_L = 1\,\text{k}\Omega$, điện áp thuận mỗi diode $V_\gamma = 0{,}7\,\text{V}$. Gọi X là nút chung sau hai diode (đầu trên của R_L), $V_X = V_{RL}$.

Theo mô hình diode thực tế: diode dẫn khi điện áp anode–cathode $V_{AK} \geq 0{,}7\,\text{V}$ và khi đó rơi 0,7 V; khi $V_{AK} < 0{,}7\,\text{V}$ diode tắt và dòng qua diode bằng 0. Theo KCL tại nút X:

$$I_{RL} = I_{D3} + I_{D4}, \qquad V_{RL} = I_{RL}\,R_L$$

Trường hợp 1: chỉ có nguồn 5 V (nguồn 9 V tắt, D_4 không có dòng, $I_{D4} = 0$). D_3 dẫn:

$$V_{RL} = V_{S1} - V_\gamma = 5 - 0{,}7 = 4{,}3\ \text{V}$$

$$I_{RL} = \frac{V_{RL}}{R_L} = \frac{4{,}3}{1} = 4{,}3\ \text{mA}, \qquad I_{D3} = I_{RL} = 4{,}3\ \text{mA}, \qquad I_{D4} = 0$$

Trường hợp 2: chỉ có nguồn 9 V (nguồn 5 V tắt, $I_{D3} = 0$). D_4 dẫn:

$$V_{RL} = V_{S2} - V_\gamma = 9 - 0{,}7 = 8{,}3\ \text{V}$$

$$I_{RL} = \frac{8{,}3}{1} = 8{,}3\ \text{mA}, \qquad I_{D4} = I_{RL} = 8{,}3\ \text{mA}, \qquad I_{D3} = 0$$

Trường hợp 3: có cả hai nguồn 5 V **và** 9 V**.**

Giả sử D_4 dẫn (vì nguồn 9 V lớn hơn). Khi đó:

$$V_X = V_{RL} = 9 - 0{,}7 = 8{,}3\ \text{V}$$

Kiểm tra D_3: anode ở 5 V, cathode ở $V_X = 8{,}3\,\text{V}$:

$$V_{AK(D3)} = 5 - 8{,}3 = -3{,}3\ \text{V} < 0{,}7\ \text{V}$$

nên D_3 bị phân cực ngược (tắt), $I_{D3} = 0$. Giả thiết D_4 dẫn là đúng vì $I_{D4} = 8{,}3\,\text{mA} > 0$. Ta có:

$$I_{RL} = \frac{8{,}3}{1} = 8{,}3\ \text{mA}, \qquad I_{D4} = I_{RL} = 8{,}3\ \text{mA}, \qquad I_{D3} = 0$$


Kết quả:

Trường hợp	I_{D3}	I_{D4}	I_{RL}	V_{RL}
Chỉ nguồn 5 V	4,3 mA	0	4,3 mA	4,3 V
Chỉ nguồn 9 V	0	8,3 mA	8,3 mA	8,3 V
Cả hai nguồn	0	8,3 mA	8,3 mA	8,3 V

Nhận xét: khi có mặt nguồn chính 9 V, nguồn phụ 5 V tự động bị ngắt (diode D_3 tắt) và tải được cấp bởi nguồn 9 V. Khi nguồn chính mất, D_4 tắt và tải tự động chuyển sang nguồn 5 V qua D_3.

3.5.2 Mô phỏng PSpice

Chạy mô phỏng *Bias Point* trên PSpice với cả hai nguồn được bật, hiển thị điện áp và dòng điện trong kết quả.
Kết quả mô phỏng (hình ảnh), cả hai nguồn 5 V và 9 V đều bật:



Hình 13: Kết quả mô phỏng PSpice khi cả hai nguồn đều bật.

Số liệu đọc từ mô phỏng: điện thế tại nút sau nguồn 5 V là 5,000 V, sau nguồn 9 V là 9,000 V, nút X (đầu trên R_L) là 8,289 V.

$$I_{D3} = 3{,}299 \text{ pA} \approx 0 \quad \text{(dòng rò ngược)}$$
$$I_{D4} = 8{,}289 \text{ mA}$$
$$I_{RL} = 8{,}289 \text{ mA}$$
$$V_{RL} = 8{,}289 \text{ V}$$

Điện áp trên từng diode:

$$V_{D4} = 9{,}000 - 8{,}289 = 0{,}711 \text{ V} \quad \text{(phân cực thuận, dẫn)}$$
$$V_{D3} = 5{,}000 - 8{,}289 = -3{,}289 \text{ V} \quad \text{(phân cực ngược, tắt)}$$

3.5.3 So sánh

Đề bài: Sinh viên tổng hợp kết quả từ cả tính toán lý thuyết và mô phỏng PSpice rồi điền vào bảng dưới đây. Cả hai nguồn đều được nối vào mạch.

Tính toán lý thuyết				**Mô phỏng PSpice**			
I_{D3} (mA)	I_{D4} (mA)	I_{RL} (mA)	V_{RL} (V)	I_{D3} (mA)	I_{D4} (mA)	I_{RL} (mA)	V_{RL} (V)
0	8,3	8,3	8,3	≈ 0 $(3{,}3 \times 10^{-9})$	8,289	8,289	8,289


Sai lệch tương đối (PSpice so với lý thuyết): I_{D4}, I_{RL} và V_{RL} đều thấp hơn khoảng 0,13% ($\frac{8{,}289 - 8{,}3}{8{,}3}$); I_{D3} lý thuyết bằng 0, mô phỏng chỉ có dòng rò cỡ pA, có thể xem bằng 0.

Nhận xét:

- Kết quả mô phỏng gần như trùng khớp lý thuyết. Sai lệch rất nhỏ vì diode `Dbreak` có điện áp thuận thực tế 0,711 V (ở dòng $\approx 8{,}3\,\text{mA}$), gần với giá trị 0,7 V của mô hình thực tế.
- Khi cả hai nguồn cùng bật, chỉ có D_4 (phía nguồn 9 V) dẫn và cấp toàn bộ dòng cho tải. D_3 bị phân cực ngược ($V_{AK} = -3{,}289\,\text{V}$) nên chỉ có dòng rò cỡ pA, nguồn 5 V gần như không phát dòng.
- **Tác dụng bảo vệ:** diode còn có chức năng chống dòng ngược khi cả hai nguồn cùng được bật. Nếu không có D_3, nguồn 9 V sẽ đẩy dòng ngược vào nguồn 5 V (pin dự phòng hoặc cổng USB) và có thể làm hỏng nó. Trường hợp này rất phổ biến khi nền tảng vi điều khiển vừa được lập trình và cấp nguồn qua cổng USB, vừa được trang bị bộ adapter cấp nguồn ngoài.
- **Hạn chế:** điện áp tải bị giảm khoảng 0,7 V so với nguồn (8,3 V thay vì 9 V). Có thể giảm tổn hao này bằng diode Schottky có điện áp thuận thấp (khoảng 250 mV).

3.6 Mạch chỉnh lưu bán kỳ

Đề bài: Trong bài tập này, dùng nguồn xoay chiều để tạo ra tín hiệu ngõ ra chỉnh lưu bán kỳ bằng một diode. Sơ đồ mô phỏng được cho như hình dưới.



Hình 14: Mạch chỉnh lưu bán kỳ với nguồn áp hình sin.

3.6.1 Tính toán lý thuyết

Ghi chú: *Cần trình bày giải thích, công thức và phương trình, không chỉ ghi kết quả.*

Xấp xỉ: diode có $V_f = 0{,}78\,\text{V}$.

Số liệu: $v_{in}(t) = 22\sin(2\pi \cdot 50\,t)$ V, $R_1 = 1\,\text{k}\Omega$.

Nguyên lý: diode chỉ dẫn khi điện áp nguồn $v_{in} > V_f$.

- Khi $v_{in} > V_f$: diode dẫn, điện áp trên tải $v_{R1} = v_{in} - V_f$.

- Khi $v_{in} \leq V_f$ (gồm cả nửa chu kỳ âm): diode tắt, không có dòng qua tải nên $v_{R1} = 0$.

Giá trị nhỏ nhất của V_{R1}: diode tắt trong nửa chu kỳ âm nên

$$V_{R1,\min} = 0 \text{ V}$$

Giá trị lớn nhất của V_{R1}: đạt tại đỉnh của nguồn, khi $v_{in} = V_m = 22\,\text{V}$:

$$V_{R1,\max} = V_m - V_f = 22 - 0{,}78 = 21{,}22 \text{ V}$$

Thời gian của một chu kỳ V_{R1} (bằng chu kỳ của nguồn, vì mạch chỉ cắt bỏ nửa chu kỳ âm):

$$T = \frac{1}{f} = \frac{1}{50} = 0{,}02 \text{ s} = 20 \text{ ms}$$

Thời điểm diode dẫn trong mỗi chu kỳ: diode dẫn từ khi $22\sin(2\pi ft) = 0{,}78$:

$$t_1 = \frac{\arcsin(0{,}78/22)}{2\pi f} = \frac{0{,}03546}{2\pi \times 50} \approx 0{,}113 \text{ ms}, \qquad t_2 = 10 - 0{,}113 \approx 9{,}887 \text{ ms}$$

Như vậy diode dẫn trong khoảng $0{,}113\,\text{ms} \to 9{,}887\,\text{ms}$ của mỗi chu kỳ 20 ms, còn 10 ms nửa chu kỳ âm thì tắt.


Kết quả:

$$V_{R1,\min} = 0 \text{ V}$$
$$V_{R1,\max} = 21{,}22 \text{ V}$$
$$T = 20 \text{ ms}$$

3.6.2 Mô phỏng PSpice

Xuất kết quả mô phỏng ra tệp văn bản (Notepad) và tìm điểm nhỏ nhất, lớn nhất của điện áp ngõ ra.

Kết quả mô phỏng (hình ảnh):



Hình 15: Kết quả mô phỏng PSpice: điện áp ngõ ra trên R_1 trong 100 ms.

Số liệu đọc từ tệp xuất (Notepad): tệp gồm 1012 điểm mẫu của $V(R_1)$ theo thời gian trong khoảng 0 đến 100 ms.

- **Giá trị nhỏ nhất của V_{R1}:**

$$V_{R1,\min} \approx -1{,}03 \times 10^{-6}\ \text{V} \approx 0\ \text{V}$$

(giá trị âm cỡ μV chỉ là sai số số học của bộ giải, có thể xem bằng 0).

- **Giá trị lớn nhất của V_{R1}:**

$$V_{R1,\max} = 21{,}2628\ \text{V} \quad (\text{tại } t = 4{,}97\ \text{ms})$$

- **Chu kỳ của V_{R1}:** các đỉnh xuất hiện tại 4,97; 24,97; 44,97; 64,97; 84,97 ms, hai đỉnh liên tiếp cách nhau 20 ms:

$$T = 24{,}97 - 4{,}97 = 20\ \text{ms}$$

Trong 100 ms có 5 chu kỳ. Ở chu kỳ đầu tiên, diode dẫn trong khoảng 0,116 ms đến 9,87 ms, còn nửa chu kỳ âm (10 ms đến 20 ms) điện áp ngõ ra bằng 0.
So sánh lý thuyết và mô phỏng:


	Lý thuyết	**PSpice**	**Sai lệch**
$V_{R1,\min}$	0 V	≈ 0 V	≈ 0
$V_{R1,\max}$	21,22 V	21,2628 V	+0,2%
Chu kỳ T	20 ms	20 ms	0
Thời điểm diode bắt đầu dẫn	0,113 ms	0,116 ms	≈ 0
Thời điểm diode ngừng dẫn	9,887 ms	9,87 ms	≈ 0

Nhận xét:

- Kết quả mô phỏng phù hợp với lý thuyết: ngõ ra chỉ có nửa chu kỳ dương, nửa chu kỳ âm bị diode chặn ($V_{R1} \approx 0$), tần số ngõ ra bằng tần số nguồn (50 Hz, $T = 20$ ms).
- Đỉnh ngõ ra mô phỏng 21,2628 V cao hơn lý thuyết 21,22 V một chút. Điện áp rơi thuận thực tế của diode `Dbreak` tại đỉnh là $22 - 21{,}2628 = 0{,}7372$ V, nhỏ hơn giá trị 0,78 V dùng trong xấp xỉ lý thuyết, vì điện áp thuận của diode thực thay đổi theo dòng điện (đặc tuyến hàm mũ) chứ không cố định.
- Vì cùng lý do trên, thời điểm diode bắt đầu và ngừng dẫn trong mô phỏng lệch rất nhỏ ($\approx 0{,}003$ ms) so với lý thuyết.
- Mạch chỉ cho dòng chạy qua tải theo một chiều, biến điện áp xoay chiều thành điện áp một chiều dạng xung (chưa phẳng), đây là nguyên lý của mạch chỉnh lưu bán kỳ.

3.7 Mạch chỉnh lưu toàn kỳ

Đề bài: Mạch điện dưới đây được gọi là mạch chỉnh lưu cầu toàn kỳ dùng diode. Biết máy biến áp có tỉ số $N_1/N_2 = 10$. Viết phương trình hiệu điện thế V_{AB} và V_{CD}. Sau đó, thực hiện phân tích miền thời gian (transient) để kiểm tra phương trình đã viết.



Hình 16: Mạch chỉnh lưu cầu toàn kỳ.

3.7.1 Tính toán lý thuyết

Ghi chú: *Cần trình bày giải thích, công thức và phương trình, không chỉ ghi kết quả.*

Xấp xỉ: diode có $V_f = 0{,}7\,\text{V}$.

Số liệu: nguồn sơ cấp $v_1(t) = 220\sin(2\pi \cdot 50\,t)$ V ($V_{OFF} = 0$, $V_{AMPL} = 220\,\text{V}$, $f = 50\,\text{Hz}$), tỉ số $N_1/N_2 = 10$, $R_1 = 1\,\text{k}\Omega$.

Phương trình V_{AB} (điện áp thứ cấp). Với máy biến áp lý tưởng:

$$\frac{V_{AB}}{V_1} = \frac{N_2}{N_1} = \frac{1}{10} \implies V_{m2} = \frac{220}{10} = 22\ \text{V}$$

$$V_{AB}(t) = 22\sin(2\pi \cdot 50\,t) = 22\sin(100\pi t)\ \text{V} \tag{11}$$

Phương trình V_{CD} (điện áp trên tải). Nguyên lý hoạt động của cầu diode:

- **Nửa chu kỳ dương** ($V_{AB} > 0$, A dương hơn B): D_2 và D_3 dẫn. Dòng đi theo đường $A \to D_2 \to C \to R_1 \to D \to D_3 \to B$.
- **Nửa chu kỳ âm** ($V_{AB} < 0$, B dương hơn A): D_1 và D_4 dẫn. Dòng đi theo đường $B \to D_1 \to C \to R_1 \to D \to D_4 \to A$.

Ở cả hai nửa chu kỳ, dòng qua R_1 đều đi từ C xuống D và luôn có hai diode mắc nối tiếp với tải, nên điện áp trên tải bằng $|V_{AB}|$ trừ đi hai lần điện áp rơi thuận:

$$V_{CD}(t) = \begin{cases} |V_{AB}(t)| - 2V_f = |22\sin(100\pi t)| - 1{,}4\ \text{V}, & |V_{AB}| > 2V_f = 1{,}4\ \text{V} \\ 0, & |V_{AB}| \le 1{,}4\ \text{V} \end{cases} \tag{12}$$

Các giá trị đặc trưng:

$$V_{AB,\max} = 22\ \text{V}, \qquad V_{AB,\min} = -22\ \text{V}$$
$$V_{CD,\max} = 22 - 1{,}4 = 20{,}6\ \text{V}, \qquad V_{CD,\min} = 0\ \text{V}$$

Kết quả:

$$V_{AB} = 22\sin(100\pi t)\ \text{V}$$
$$V_{CD} = |22\sin(100\pi t)| - 1{,}4\ \text{V} \quad (\text{khi } |V_{AB}| > 1{,}4\,\text{V},\ \text{ngược lại bằng } 0)$$

3.7.2 Mô phỏng

Chu kỳ của V_{AB}: điện áp V_{AB} có dạng hình sin tần số $f = 50\,\text{Hz}$ nên chu kỳ

$$T = \frac{1}{f} = \frac{1}{50} = 0{,}02\ \text{s} = 20\ \text{ms}$$

Thời gian cần để phân tích transient trong 10 chu kỳ của V_{AB}:


$$t_{\text{sim}} = 10T = 10 \times 20 = 200\ \text{ms}$$

Khoảng thời gian giữa hai điểm lấy mẫu liên tiếp (tốc độ lấy mẫu gấp 10 lần tần số của sóng hình sin):


$$f_s = 10f = 500\ \text{Hz} \implies \Delta t = \frac{1}{f_s} = \frac{T}{10} = 2\ \text{ms}$$

Tạo profile mô phỏng như hướng dẫn ở Bài tập 3.6: loại phân tích *Time Domain (Transient)*, *Run to time* $= 200\,\text{ms}$, *Maximum Step Size* $= 2\,\text{ms}$ (theo yêu cầu đề). Lưu ý: để đồ thị mượt hơn, có thể đặt bước nhỏ hơn (ví dụ $0{,}1\,\text{ms}$ như bài 3.6) mà không ảnh hưởng đến kết luận.

Kết quả mô phỏng: V_{AB} và V_{CD} trên cùng một cửa sổ đồ thị.



Hình 17: Kết quả mô phỏng PSpice: V_{AB} (đỏ) và V_{CD} (xanh lá) trên cùng một đồ thị.



Hình 18: Kết quả mô phỏng được phóng to để dễ đo sự chênh lệch giữa V_{AB} và V_{CD} .

Số liệu đọc từ đồ thị (xấp xỉ, đọc theo lưới):

	Lý thuyết	**PSpice (đọc từ đồ thị)**
Chu kỳ V_{AB}	20 ms	20 ms
$V_{AB,\max}$	22 V	$\approx 21{,}5$ V
$V_{AB,\min}$	-22 V	$\approx -22{,}3$ V
$V_{CD,\max}$	20,6 V	≈ 20 V
$V_{CD,\min}$	0 V	0 V
Chu kỳ V_{CD}	10 ms	10 ms

Giá trị đo bằng con trỏ $V_{CD} \approx |V_{AB}| - 1{,}4\,\text{V}$.

Nhận xét:

- V_{AB} là sóng hình sin chu kỳ 20 ms, biên độ cỡ 22 V đúng bằng 220/10. V_{CD} là sóng chỉnh lưu toàn kỳ: cả hai nửa chu kỳ của V_{AB} đều được chuyển thành xung dương, nên **chu kỳ của V_{CD} chỉ bằng một nửa** (10 ms, tần số 100 Hz). Trong 100 ms của đồ thị có 5 chu kỳ của V_{AB} và 10 xung của V_{CD}.

- V_{CD} luôn không âm và các đỉnh của nó thấp hơn đỉnh $|V_{AB}|$ khoảng $2V_f \approx 1{,}4$ V vì dòng luôn chạy qua hai diode nối tiếp, phù hợp phương trình $V_{CD} = |V_{AB}| - 2V_f$.


- V_{CD} bằng 0 ở vùng lân cận các điểm V_{AB} đổi dấu (khi $|V_{AB}| < 1{,}4$ V, các diode đều tắt).

- Giá trị đỉnh của V_{AB} đọc từ mô phỏng hơi lệch so với 22 V và hai nửa chu kỳ không hoàn toàn đối xứng (khoảng $+21{,}5$ V và $-22{,}3$ V). Nguyên nhân có thể là mô hình máy biến áp *Two Winding Transformer* trong PSpice không lý tưởng (hệ số ghép và điện cảm hữu hạn), và dòng qua diode làm điện áp thứ cấp sụt nhẹ ở nửa chu kỳ dương.

3.8 Diode Zener làm mạch ổn áp


Giới thiệu: Diode Zener có điện áp đánh thủng ngược xác định rõ, tại đó nó bắt đầu dẫn dòng và tiếp tục hoạt động liên tục ở chế độ phân cực ngược mà không bị hỏng. Ngoài

ra, điện áp rơi trên diode giữ gần như không đổi trong một dải điện áp rộng, đặc điểm giúp diode Zener phù hợp để ổn áp.



Hình 19: Đặc tuyến điện của diode Zener.

Đề bài: Trong bài tập này, diode Zener được dùng để thiết kế mạch ổn áp. Sơ đồ mạch như sau. Linh kiện Zener trong mạch tên đầy đủ là `Zener_P` (Zener Diode, parameterized), điện áp Zener mặc định $V_Z = 5\,\text{V}$.



Hình 20: Mạch ổn áp dùng diode Zener.

Với phần tính toán lý thuyết, sinh viên cần viết các công thức cho I_L, I_S, I_Z, P_{RS}, P_Z. Sau đó tính cho mạch ổn áp Zener với hai điện áp vào là 8 V và 12 V. Cuối cùng, chạy mô phỏng PSpice (profile *Bias Point*) để xác nhận kết quả lý thuyết.

3.8.1 Tính toán lý thuyết

Ghi chú: *Cần trình bày giải thích, công thức và phương trình, không chỉ ghi kết quả.*

Số liệu: $R_S = 200\,\Omega$, $R_L = 1{,}5\,\text{k}\Omega$, $V_Z = 5\,\text{V}$, $V_{CC} \in \{8\,\text{V};\ 12\,\text{V}\}$.

Kiểm tra điều kiện Zener hoạt động ở vùng đánh thủng. Nếu bỏ Zener, điện áp trên tải do cầu chia áp là

$$V_{L,\text{hở}} = V_{CC} \cdot \frac{R_L}{R_S + R_L}$$

Zener chỉ dẫn (ổn áp) khi $V_{L,\text{hở}} > V_Z$. Với $V_{CC} = 8\,\text{V}$: $8 \times \dfrac{1500}{1700} \approx 7{,}06\,\text{V} > 5\,\text{V}$; với $V_{CC} = 12\,\text{V}$: $12 \times \dfrac{1500}{1700} \approx 10{,}59\,\text{V} > 5\,\text{V}$. Vậy ở cả hai trường hợp Zener đều dẫn và ghim điện áp tải ở V_Z.

Các công thức (Zener mắc song song với tải):

- Điện áp trên tải: $V_L = V_Z = 5$ V.
- Dòng qua tải (định luật Ohm):

$$I_L = \frac{V_L}{R_L} = \frac{V_Z}{R_L}$$

- Dòng qua điện trở R_S (tổng dòng nguồn), theo định luật Ohm cho R_S:

$$I_S = \frac{V_{CC} - V_Z}{R_S}$$

- Dòng qua Zener (KCL tại nút nối R_S, Zener và tải):

$$I_S = I_Z + I_L \implies I_Z = I_S - I_L$$

- Công suất tiêu thụ trên R_S:

$$P_{RS} = I_S^2\, R_S = \frac{(V_{CC} - V_Z)^2}{R_S}$$

- Công suất tiêu thụ trên Zener:

$$P_Z = V_Z\, I_Z$$

Trường hợp $V_{CC} = 8\,\text{V}$:

$$\begin{aligned}
V_L &= 5\ \text{V} \\
I_L &= \frac{5}{1500} \approx 3{,}333\ \text{mA} \\
I_S &= \frac{8-5}{200} = 15\ \text{mA} \\
I_Z &= 15 - 3{,}333 \approx 11{,}667\ \text{mA} \\
P_{RS} &= (15 \times 10^{-3})^2 \times 200 = 45\ \text{mW} \\
P_Z &= 5 \times 11{,}667 \times 10^{-3} \approx 58{,}33\ \text{mW}
\end{aligned}$$


Trường hợp $V_{CC} = 12\,\text{V}$:

$$
\begin{aligned}
V_L &= 5\ \text{V} \\
I_L &= \frac{5}{1500} \approx 3{,}333\ \text{mA} \\
I_S &= \frac{12-5}{200} = 35\ \text{mA} \\
I_Z &= 35 - 3{,}333 \approx 31{,}667\ \text{mA} \\
P_{RS} &= (35\times10^{-3})^2 \times 200 = 245\ \text{mW} \\
P_Z &= 5 \times 31{,}667\times10^{-3} \approx 158{,}33\ \text{mW}
\end{aligned}
$$

Nhận xét: khi V_{CC} tăng từ 8 V lên 12 V, điện áp tải V_L và dòng tải I_L không đổi; toàn bộ phần dòng tăng thêm (I_S tăng từ 15 mA lên 35 mA) đi qua Zener (I_Z tăng gần 3 lần). Đây là cơ chế ổn áp của diode Zener.

3.8.2 Mô phỏng PSpice

Chạy mô phỏng *Bias Point*, bật hiển thị điện áp và dòng điện trong kết quả.
Kết quả mô phỏng (hình ảnh), $V_{CC} = 8\,\text{V}$:




Hình 21: Kết quả mô phỏng PSpice với $V_{CC} = 8\,\text{V}$.

Số liệu đọc từ mô phỏng ($V_{CC} = 8\,\text{V}$):

$$
\begin{aligned}
&I_S = 15{,}04\ \text{mA}, && I_L = 3{,}329\ \text{mA}, && I_Z = 11{,}71\ \text{mA} \\
&V_L = 4{,}993\ \text{V}, && P_{RS} = I_S^2 R_S \approx 45{,}24\ \text{mW}, && P_Z = V_L I_Z \approx 58{,}47\ \text{mW}
\end{aligned}
$$

Kiểm tra KCL: $I_L + I_Z = 3{,}329 + 11{,}71 = 15{,}039\,\text{mA} \approx I_S$ (đúng).
Kết quả mô phỏng (hình ảnh), $V_{CC} = 12\,\text{V}$:



Hình 22: Kết quả mô phỏng PSpice với $V_{CC} = 12\,\text{V}$.

Số liệu đọc từ mô phỏng ($V_{CC} = 12\,\text{V}$):

$$I_S = 34{,}96\ \text{mA}, \qquad I_L = 3{,}339\ \text{mA}, \qquad I_Z = 31{,}62\ \text{mA}$$
$$V_L = 5{,}009\ \text{V}, \qquad P_{RS} = I_S^2 R_S \approx 244{,}44\ \text{mW}, \qquad P_Z = V_L I_Z \approx 158{,}39\ \text{mW}$$

Kiểm tra KCL: $I_L + I_Z = 3{,}339 + 31{,}62 = 34{,}959\,\text{mA} \approx I_S$ (đúng).

3.8.3 So sánh

Kết quả được tổng hợp trong bảng sau.

	Tính toán lý thuyết						**Mô phỏng PSpice**					
	I_S (mA)	I_L (mA)	I_Z (mA)	V_L (V)	P_{RS} (mW)	P_Z (mW)	I_S (mA)	I_L (mA)	I_Z (mA)	V_L (V)	P_{RS} (mW)	P_Z (mW)
$V_{CC} = 8\,\text{V}$	15	3,333	11,667	5	45	58,33	15,04	3,329	11,71	4,993	45,24	58,47
$V_{CC} = 12\,\text{V}$	35	3,333	31,667	5	245	158,33	34,96	3,339	31,62	5,009	244,44	158,39

Sai lệch tương đối (PSpice so với lý thuyết):

	I_S	I_L	I_Z	V_L	P_{RS}	P_Z
$V_{CC} = 8\,\text{V}$	+0,3%	−0,1%	+0,4%	−0,1%	+0,5%	+0,2%
$V_{CC} = 12\,\text{V}$	−0,1%	+0,2%	−0,1%	+0,2%	−0,2%	+0,04%

Nhận xét:

- Kết quả mô phỏng gần như trùng khớp lý thuyết (sai lệch dưới 0,6%). Nguyên nhân sai lệch nhỏ là linh kiện `Zener_P` trong PSpice có điện trở động hữu hạn nên V_L không đúng bằng 5 V mà thay đổi nhẹ theo dòng Zener (4,993 V ở $I_Z = 11{,}7\,\text{mA}$ và 5,009 V ở $I_Z = 31{,}6\,\text{mA}$).

- **Tác dụng ổn áp:** khi điện áp vào tăng 50% (từ 8 V lên 12 V), điện áp tải chỉ đổi từ 4,993 V lên 5,009 V (khoảng 0,3%), còn dòng tải gần như không đổi ($\approx 3{,}33$ mA).
- Phần dòng tăng thêm được Zener hấp thụ: I_Z tăng từ 11,7 mA lên 31,6 mA, kéo theo P_Z tăng từ 58 mW lên 158 mW và P_{RS} tăng từ 45 mW lên 245 mW. Vì vậy khi chọn linh kiện cần chọn công suất định mức đủ lớn: Zener tối thiểu cỡ 0,25 W và R_S tối thiểu cỡ 0,5 W để có hệ số an toàn.


3.9 Ứng dụng mạch nguồn AC/DC

Đề bài: Trong bài tập này, ta xây dựng từng bước một mạch biến đổi nguồn điện xoay chiều (AC) thành một chiều (DC). Sinh viên thực hiện mô phỏng miền thời gian và viết nhận xét, giải thích cho từng bước.

Thông số chung: nguồn V_1: $V_{OFF} = 0$, $V_{AMPL} = 220$ V, $f = 50$ Hz; máy biến áp tỉ số 10:1 nên biên độ thứ cấp lý thuyết $220/10 = 22$ V; cầu chỉnh lưu gồm bốn diode `Dbreak`; tải $R_1 = 1\,\text{k}\Omega$. Mô phỏng miền thời gian (Transient) trong 100 ms, tức 5 chu kỳ của nguồn ($T = 20$ ms).


Quy ước đồ thị: đường **xanh lá** $V(D2{:}2)$ là điện áp trên tải; đường **đỏ** $V(D1{:}2, TX1{:}4)$ là điện áp thứ cấp máy biến áp; đường **xanh dương** $I(D5{:}2)$ là dòng qua diode Zener (bước 4, 5).

Bước 1: Điện áp chỉnh lưu, chưa lọc và chưa ổn áp.



Hình 23: Điện áp chỉnh lưu, chưa lọc và chưa ổn áp.

Kết quả mô phỏng (hình ảnh):




Hình 24: Kết quả mô phỏng bước 1: không có tụ lọc.

Nhận xét và giải thích:

- **Điện áp thứ cấp (đỏ):** là sóng hình sin chu kỳ 20 ms, biên độ cỡ ± 22 V (đọc từ đồ thị khoảng $+21{,}5$ V và $-22{,}3$ V), phù hợp tỉ số 10:1 của máy biến áp ($220/10 = 22$ V). Hai nửa chu kỳ không đối xứng hoàn toàn do mô hình máy biến áp không lý tưởng.
- **Điện áp trên tải (xanh):** là sóng chỉnh lưu toàn kỳ: cả hai nửa chu kỳ của nguồn đều thành xung dương nên điện áp trên tải luôn không âm. Chu kỳ chỉ còn 10 ms (tần số 100 Hz, gấp đôi tần số nguồn), trong 100 ms có 10 xung.
- **Biên độ:** đỉnh các xung xen kẽ khoảng 20,0 V và 21,1 V, thấp hơn đỉnh thứ cấp khoảng 1,4 V vì dòng luôn đi qua hai diode của cầu ($2V_f \approx 1{,}4$ V). Hai mức đỉnh khác nhau là do hai nửa chu kỳ thứ cấp có biên độ khác nhau (21,5 V và 22,3 V).
- **Hạn chế:** điện áp tải về 0 sau mỗi 10 ms nên là điện áp một chiều dạng xung, rất gợn, chưa dùng được làm nguồn DC. Cần thêm tụ lọc ở bước sau.

Bước 2: Điện áp chỉnh lưu được lọc bằng tụ $10\,\mu$F.



Hình 25: Mạch chỉnh lưu với tụ lọc $C_1 = 10\,\mu$F.

Kết quả mô phỏng (hình ảnh):




Hình 26: Kết quả mô phỏng bước 2: tụ lọc 10 μF.

Nhận xét và giải thích:

- Điện áp trên tải không còn về 0 mà có dạng **răng cưa**: tăng nhanh theo đỉnh xung chỉnh lưu (tụ nạp, đạt khoảng 20–21 V) rồi giảm dần khi các diode tắt (tụ xả qua R_1).
- **Điện áp gợn sóng (ripple):** đỉnh khoảng 21 V, đáy khoảng 11 V, tức điện áp gợn đỉnh–đỉnh cỡ 10 V. Điện áp DC trung bình khoảng 16 V.
- **Giải thích:** hằng số thời gian xả $\tau = R_1 C_1 = 1\,\text{k}\Omega \times 10\,\mu\text{F} = 10\,\text{ms}$, cùng cỡ với khoảng thời gian giữa hai đỉnh (10 ms), nên tụ xả mất phần lớn điện áp trước khi được nạp lại. Vì vậy gợn sóng còn rất lớn, lọc chưa hiệu quả.
- Tần số gợn sóng vẫn là 100 Hz (mỗi 10 ms một đỉnh nạp). Ở nửa chu kỳ đầu, tụ nạp đến khoảng 20 V tại $t \approx 5\,\text{ms}$.

Bước 3: Thay tụ 10 μF bằng tụ 680 μF và mô phỏng lại.
Kết quả mô phỏng (hình ảnh):




Hình 27: Kết quả mô phỏng bước 3: tụ lọc 680 μF.

Nhận xét và giải thích:


- **Thay đổi so với bước 2:** điện áp trên tải gần như **phẳng**, giữ ở khoảng 20–21 V; gợn sóng giảm từ cỡ 10 V xuống dưới khoảng 1 V.
- **Giải thích:** hằng số thời gian xả tăng lên $\tau = R_1 C_1 = 1\,\text{k}\Omega \times 680\,\mu\text{F} = 680\,\text{ms} \gg 10\,\text{ms}$, nên giữa hai lần nạp tụ chỉ xả đi một lượng rất nhỏ. Có thể ước lượng gợn sóng $\Delta V \approx \dfrac{I_L\,\Delta t}{C} \approx \dfrac{21\,\text{mA} \times 10\,\text{ms}}{680\,\mu\text{F}} \approx 0{,}3\,\text{V}$, phù hợp với đồ thị (cỡ nửa vôn).
- **Giai đoạn đầu:** trong khoảng 0 đến $\sim 5\,\text{ms}$ tụ nạp lên khoảng 19,8 V (theo nửa chu kỳ dương có biên độ thấp hơn). Đến khoảng 15 ms điện áp tăng lên khoảng 21 V rồi sụt rất chậm, sau đó giữ quanh 20,5 V.
- **Kết luận:** tụ càng lớn thì gợn sóng càng nhỏ và điện áp DC càng gần đỉnh của điện áp chỉnh lưu, nhưng điện áp vẫn chưa được ổn định tuyệt đối (còn dao động theo điện áp lưới và tải).

Bước 4: Thêm diode Zener ($V_Z = 22\,\text{V}$) như Hình 2.31 và mô phỏng.



Hình 28: Điện áp chỉnh lưu được ổn định bằng tụ điện và diode Zener.

Kết quả mô phỏng (hình ảnh), $V_Z = 22\,\text{V}$:




Hình 29: Kết quả mô phỏng bước 4: Zener $V_Z = 22\,\text{V}$.

Nhận xét và giải thích:

- Dạng sóng điện áp tải gần như **không đổi so với bước 3**: vẫn gần phẳng quanh 20–21 V với gợn sóng nhỏ, và dòng Zener $I(D5{:}2)$ xấp xỉ 0 trong suốt thời gian mô phỏng.
- **Giải thích:** diode Zener chỉ dẫn (ổn áp) khi điện áp đặt lên nó đạt điện áp đánh thủng V_Z. Ở đây $V_Z = 22\,\text{V}$ lớn hơn đỉnh điện áp chỉnh lưu ($\approx 21\,\text{V}$), nên Zener luôn ở trạng thái phân cực ngược dưới ngưỡng đánh thủng, chỉ có dòng rò rất nhỏ. Zener không có tác dụng ổn áp và mạch hoạt động như bước 3.
- Để Zener ổn áp được thì V_Z phải nhỏ hơn điện áp một chiều có trên tụ.

Bước 5: Đổi điện áp Zener thành $20\,\text{V}$ **và mô phỏng lại.**
Kết quả mô phỏng (hình ảnh), $V_Z = 20\,\text{V}$**:**



Hình 30: Kết quả mô phỏng bước 5: Zener $V_Z = 20\,\text{V}$.

Nhận xét và giải thích:

- **Thay đổi so với bước 4:** điện áp tải được **kẹp ở khoảng** 20 V và gần như phẳng hoàn toàn (không còn các bước nhảy lên $\sim 21\,\text{V}$ như bước 3 và 4). Dòng Zener $I(D5{:}2)$ xuất hiện các xung nhỏ (cỡ vài mA) tại khoảng 15, 35, 55, 75, 95 ms.
- **Giải thích:** khi điện áp trên tụ cố gắng vượt $V_Z = 20\,\text{V}$, Zener bị đánh thủng và dẫn dòng, giữ điện áp tải ở mức V_Z và hấp thụ phần dòng dư. Các xung dòng Zener xuất hiện đúng lúc các đỉnh có biên độ cao ($\approx 21\,\text{V}$ ở bước 3), tức nửa chu kỳ thứ cấp có biên độ lớn hơn.
- **Xung dòng Zener nhỏ dần theo thời gian** (xung đầu cao nhất, xung sau thấp dần) vì điện áp trên tụ đã đạt gần V_Z nên mỗi chu kỳ chỉ cần Zener dẫn một lượng nhỏ hơn. Ở nửa chu kỳ có đỉnh thấp ($\approx 20\,\text{V}$, tại 5, 25 ms,...) Zener hầu như không dẫn.
- **Kết luận:** tụ lọc làm phẳng điện áp, còn diode Zener ghim điện áp ngõ ra ở mức V_Z và loại bỏ phần gợn sóng còn lại, đồng thời ổn định điện áp trước biến động của nguồn. Mạch hoàn chỉnh: máy biến áp → cầu chỉnh lưu → tụ lọc → Zener ổn áp → tải, tạo ra nguồn DC khoảng 20 V.

“‘latex

3.10 Ứng dụng mạch nguồn AC/DC với LM2596-5.0

Đề bài: Xây dựng và mô phỏng mạch nguồn chuyển mạch sử dụng IC LM2596-5.0. Ban đầu, mạch chưa có cuộn cảm ở đầu ra. Thực hiện mô phỏng miền thời gian (Transient), quan sát điện áp đầu ra và phân tích các vấn đề của mạch. Sau đó, thêm cuộn cảm 33 μH vào đầu ra, mô phỏng lại và nhận xét sự cải thiện. Cuối cùng, bổ sung diode Zener 5 V và tụ điện đầu ra 220 μF để khảo sát hoạt động của mạch.

Thông số chung:


- Nguồn xoay chiều V_1: $V_{\text{OFF}} = 0$, $V_{\text{AMPL}} = 220\,\text{V}$, $f = 50\,\text{Hz}$.
- Máy biến áp $TX1$ có tỉ số 10:1.
- Cầu chỉnh lưu gồm bốn diode `Dbreak`.
- Tụ lọc đầu vào: $C_1 = 680\,\mu\text{F}$.
- IC ổn áp chuyển mạch: `LM2596_5P0_TRANS`, điện áp đầu ra danh định 5 V.
- Tải: $R_1 = 1\,\text{k}\Omega$.
- Cuộn cảm đầu ra: $L_1 = 33\,\mu\text{H}$.
- Tụ điện đầu ra ở cấu hình cuối: $C_2 = 220\,\mu\text{F}$.
- Diode Zener ở cấu hình cuối: D_5, điện áp Zener danh định $V_Z = 5\,\text{V}$.

Mô phỏng miền thời gian trong khoảng 0–10 ms để quan sát quá trình khởi động và sự ổn định của điện áp đầu ra.

Nguyên lý hoạt động tổng quát:

Điện áp xoay chiều được hạ áp qua máy biến áp, sau đó được chỉnh lưu toàn kỳ bằng cầu diode. Tụ C_1 làm nhiệm vụ lọc điện áp sau chỉnh lưu, tạo nguồn một chiều cấp cho IC LM2596. IC sử dụng nguyên lý đóng ngắt để điều chỉnh năng lượng truyền đến đầu ra. Cuộn cảm và tụ điện đầu ra giúp làm giảm biến thiên dòng điện và điện áp. Diode Zener được mắc song song với tải để hạn chế điện áp khi điện áp đầu ra đạt đến vùng đánh thủng của diode.

Bước 1: Mô phỏng mạch khi chưa có cuộn cảm đầu ra.



Hình 31: Mạch nguồn LM2596-5.0 chưa có cuộn cảm đầu ra.

Kết quả mô phỏng:




Hình 32: Kết quả mô phỏng bước 1: Điện áp đầu ra khi chưa có cuộn cảm.

Nhận xét và giải thích:

- **Giai đoạn khởi động:** Theo waveform, điện áp đầu ra ban đầu xấp xỉ 0 V. Sau khoảng 0,7–0,8 ms, điện áp bắt đầu tăng rõ rệt và đạt gần 5 V vào khoảng 1,6–1,8 ms.
- **Điện áp đầu ra:** Sau khi khởi động, điện áp duy trì gần 5 V trong phần lớn thời gian mô phỏng. Đồ thị có một đoạn vượt nhẹ mức ổn định rồi giảm về gần 5 V. Đây là hiện tượng quá độ khi mạch bắt đầu hoạt động, chưa phải trạng thái ổn định hoàn toàn.
- **Giải thích:** Khi IC LM2596 bắt đầu đóng ngắt, năng lượng được truyền đến đầu ra làm tụ điện C_2 nạp điện. Điện áp trên tụ tăng dần cho đến khi hệ thống tiến gần mức điện áp mà IC cần duy trì. Do quá trình khởi động và sự trao đổi năng lượng trong mạch, điện áp có thể vượt nhẹ giá trị danh định trước khi ổn định.
- **Hạn chế của cấu hình:** Khi chưa có cuộn cảm đầu ra, mạch thiếu một phần tử tích trữ năng lượng từ trường và hạn chế sự biến thiên dòng điện trong bộ lọc đầu ra. Vì vậy, chất lượng điện áp trong giai đoạn quá độ phụ thuộc đáng kể vào mô hình IC, tụ điện, tải và các thông số mô phỏng.


Kết luận bước 1: Điện áp đầu ra đạt gần 5 V nhưng vẫn có quá trình khởi động và biến thiên nhất định. Cần bổ sung cuộn cảm đầu ra để khảo sát sự thay đổi của waveform.

Bước 2: Thêm cuộn cảm $L_1 = 33\,\mu$H vào đầu ra.



Hình 33: Mạch nguồn có thêm cuộn cảm 33 μH.

Kết quả mô phỏng:




Hình 34: Kết quả mô phỏng bước 2: Điện áp đầu ra sau khi thêm cuộn cảm.

Nhận xét và giải thích:

- **Giai đoạn tăng điện áp:** Điện áp đầu ra bắt đầu tăng vào khoảng 0,7–0,8 ms. Sau đó, điện áp tiếp tục tăng và đạt đỉnh khoảng 5,5–5,6 V tại khoảng 4,2–4,3 ms.
- **Giai đoạn giảm và ổn định:** Sau khi đạt đỉnh, điện áp giảm dần xuống khoảng 4,8–4,9 V vào khoảng 5,4–5,6 ms. Tiếp theo, điện áp trở lại gần 5 V và duy trì tương đối ổn định đến cuối khoảng mô phỏng 10 ms.
- **Giải thích vai trò của cuộn cảm:** Cuộn cảm có khả năng tích trữ năng lượng dưới dạng từ trường khi dòng điện chạy qua. Khi bộ nguồn chuyển mạch thay đổi trạng thái, cuộn cảm tiếp tục trao đổi năng lượng với mạch, giúp dòng điện qua tải không thay đổi đột ngột. Kết hợp với tụ điện đầu ra, cuộn cảm tạo thành bộ lọc LC, có tác dụng giảm các thành phần biến thiên của điện áp và dòng điện.
- **Giải thích hiện tượng vọt lố:** Mặc dù cuộn cảm giúp lọc đầu ra, sự kết hợp giữa cuộn cảm và tụ điện cũng làm thay đổi quá trình trao đổi năng lượng trong mạch. Trong giai đoạn khởi động, năng lượng tích trữ trong các phần tử chưa đạt trạng thái cân bằng nên điện áp có thể vượt mức 5 V rồi giảm xuống. Đây là hiện tượng quá độ của hệ thống, không có nghĩa là cuộn cảm bị hỏng.
- **Đánh giá:** Waveform cho thấy điện áp cuối cùng vẫn tiến gần 5 V, nhưng thời gian xác lập dài hơn và độ vọt lố lớn hơn so với waveform ở bước 1. Vì vậy, chỉ dựa vào việc thêm cuộn cảm chưa thể kết luận rằng toàn bộ chất lượng đầu ra đã được cải thiện. Cần xét đồng thời độ vọt lố, thời gian xác lập và mức gợn sóng ở trạng thái ổn định.


Kết luận bước 2: Cuộn cảm hỗ trợ lọc đầu ra và hạn chế biến thiên dòng điện. Tuy nhiên, waveform cho thấy mạch vẫn có hiện tượng vọt lố đáng kể trong giai đoạn khởi động. Do đó, cần khảo sát thêm cấu hình có tụ điện đầu ra lớn hơn và diode Zener.

Bước 3: Thêm diode Zener 5 V **và tăng tụ điện đầu ra lên** 220 μF**.**



Hình 35: Mạch nguồn bổ sung diode Zener 5 V.

Kết quả mô phỏng:



Hình 36: Kết quả mô phỏng bước 3: Điện áp đầu ra và dòng điện qua Zener.

Nhận xét và giải thích:

- **Điện áp đầu ra:** Đường màu xanh lá biểu diễn điện áp tại tải. Điện áp ban đầu gần bằng 0 V, sau đó tăng lên và đạt gần 5 V vào khoảng 1,5–1,7 ms. Sau giai đoạn khởi động, điện áp duy trì gần 5 V đến cuối khoảng mô phỏng 10 ms. Độ gợn sóng ở phần ổn định tương đối nhỏ.
- **Dòng điện qua diode Zener:** Đường màu đỏ biểu diễn dòng điện qua D_5. Trước khoảng 1,7 ms, dòng điện gần bằng 0 A. Trong khoảng 1,7–2,3 ms, dòng điện xuất hiện nhiều xung có biên độ thay đổi mạnh. Sau khoảng 2,5–2,8 ms, dòng điện giảm về gần 0 A và duy trì ở mức rất nhỏ trong phần còn lại của đồ thị.
- **Dòng Zener xuất hiện:** Diode Zener được mắc song song với đầu ra. Khi điện áp trên diode còn thấp hơn vùng đánh thủng, diode hầu như không dẫn dòng ngược, nên dòng điện qua nó gần bằng 0 A. Khi điện áp đầu ra tăng đến vùng đánh thủng của Zener, diode bắt đầu dẫn dòng ngược đáng kể. Vì vậy, dòng điện qua Zener xuất hiện thành các xung trong giai đoạn điện áp đầu ra tăng lên và tiến gần mức ổn định.
- **Dòng Zener giảm về gần** 0 A**:** Khi điện áp đầu ra đã ổn định gần 5 V, IC LM2596-5.0 tiếp tục điều chỉnh quá trình truyền năng lượng đến tải. Nếu điện áp không còn vượt đáng kể vùng dẫn của Zener, diode không cần dẫn nhiều dòng nữa

nên dòng điện qua diode giảm xuống. Do đó, Zener không nhất thiết phải có dòng điện lớn liên tục trong toàn bộ thời gian mô phỏng.

- **Giải thích các xung dòng trong giai đoạn đầu:** Khi mạch khởi động, điện áp đầu ra thay đổi nhanh và các phần tử trong mạch đang trao đổi năng lượng. Nếu điện áp tại đầu ra đạt vùng đánh thủng của Zener, diode sẽ dẫn để tiêu thụ một phần dòng điện và hạn chế điện áp tăng thêm. Khi điều kiện dẫn thay đổi theo quá trình khởi động, dòng điện qua Zener cũng thay đổi, tạo thành các xung trên waveform. Các xung này không nhất thiết có biên độ bằng nhau vì trạng thái điện áp và dòng điện của mạch thay đổi theo thời gian.

- **Vai trò của tụ điện** $220\,\mu$F**:** Tụ điện có khả năng tích trữ năng lượng điện trường. Khi năng lượng từ bộ nguồn truyền đến đầu ra tăng lên, tụ được nạp điện; khi năng lượng cung cấp giảm xuống, tụ giải phóng năng lượng để tiếp tục cấp điện cho tải. So với tụ có điện dung nhỏ hơn, tụ $220\,\mu$F có khả năng duy trì điện áp tốt hơn trong khoảng thời gian ngắn giữa các lần cấp năng lượng. Điều này hỗ trợ làm giảm biến thiên điện áp đầu ra.

Kết luận bước 3: Điện áp đầu ra ổn định gần 5 V sau giai đoạn khởi động. Dòng Zener chỉ xuất hiện đáng kể trong một khoảng thời gian ngắn rồi giảm về gần 0 A. Hiện tượng này phù hợp với nguyên lý Zener chỉ dẫn mạnh khi điện áp và điều kiện làm việc đưa diode vào vùng đánh thủng. Tuy nhiên, vì IC LM2596-5.0 vốn đã có chức năng ổn áp đầu ra 5 V, không thể kết luận rằng Zener là nguyên nhân duy nhất giúp điện áp ổn định.