
## ÎNTÂRZIEREA ÎN CIRCUITELE COMBINAȚIONALE, SINCRONIZAREA ELEMENTELOR DE MEMORARE A INFORMAȚIEI, CALCULUL PERIOADEI CEASULUI

#### Subjecte abordate:

- ÎNTÂRZIERILE ÎN CIRCUITELE COMBINAȚIONALE
  - Tehnologia CMOS
  - Calculul întârzierilor
- CONVENŢII PENTRU SINCRONIZAREA SISTEMELOR NUMERICE
- ELEMENTE DE MEMORARE CU INTRARE DE CEAS
- CALCULUL PERIOADEI CEASULUI ÎN CONDIȚIILE COMENZII PE FRONT
- COMPONENTELE UNITĂŢII DE EXECUŢIE
- REFERINȚE:
- <u>www-inst.eecs.berkeley.edu/~cs152</u>
- http://6004.lcs.mit.edu/

## ÎNTÂRZIERILE ÎN CIRCUITELE COMBINAȚIONALE

Prelucrarea informației în sistemele de calcul se realizează în timpul transferului acesteia de la o sursă/element de memorare la o destinație/element de memorare, prin intermediul unei logici combinaționale.



## Tehnologia CMOS - tehnologia de bază.


•CMOS: Semiconductor Metal Oxid Complementar.

Tranzistor NMOS
(Semiconductor
Metal Oxid de tip N)


Tranzistor **PMOS**(Semiconductor Metal Oxid de tip P)

#### **NMOS**

conduce dacă la poarta lui se aplică un potențial electric ridicat (V<sub>dd</sub>)




este blocat dacă la poarta lui se aplică un potențial electric coborât (GND)




#### **PMOS**


este blocat dacă la poarta lui se aplică un potențial electric ridicat  $(V_{dd})$ 





conduce dacă la poarta lui se aplică un potențial electric coborât (GND)





## **Inversorul CMOS**













## Comparație între porți logice


Poarta NAND cu două intrări




Poarta NOR cu două intrări




Α	В	Out
0	0	1
0	1	0
1	0	0
1	1	0






## Comportările ideală și reală

- a) Când intrarea  $0 \rightarrow 1$ , ieșirea  $1 \rightarrow 0$ , dar NU instantaneu. Când ieșirea efectuează tranziția  $1 \rightarrow 0$ , tensiunea de ieșire tranzitează de la  $V_{dd}$  (5V) la 0V.
- b) Când intrarea 1->0, ieșirea 0->1 dar NU instantaneu. Când ieșirea efectuează tranziția 0->1: tensiunea de ieșire tranzitează de la 0 V la  $V_{dd}$  (5V).
- c) Tensiunea nu se modifică instantaneu.




## Conectarea în serie a porților.




Întârzierea Totală de propagare = Suma Întârzierilor Individuale = d1 + d2

## Calculul întârzierilor

- Suma întârzierilor pe căile seriale
- Întârzierea ( $V_{in} \rightarrow V_1$ )  $\neq$  Întârzierea ( $V_{in} \rightarrow V_3$ )
- Întârzierea ( $V_{in} \rightarrow V_2$ ) = Întârzierea ( $V_{in} \rightarrow V_1$ ) + Întârzierea ( $V_1 \rightarrow V_2$ )
- Întârzierea ( $V_{in} \rightarrow V_3$ ) = Întârzierea ( $V_{in} \rightarrow V_1$ ) + Întârzierea ( $V_1 \rightarrow V_3$ )
- Drumul Critic = Calea cea mai lungă dintre cele N căi paralele



## Modelul general al întârzierii în circuitele combinaționale




#### CONVENȚII PENTRU SINCRONIZAREA SISTEMELOR NUMERICE

Pentru toate sistemele numerice este necesară o convenție în legătură cu momentul în care receptorul/destinația poate prelua data aplicată la intrarea sa:


- sistemele sincrone utilizează un semnal de ceas comun;
- sistemele asincrone codifică semnalele "dată prezentă" (data ready) separat sau împreună cu semnalele care reprezintă datele.

Sistemele numerice necesită o convenție privitoare la momentul la care emițătorul poate transmite în siguranță o altă dată/informație către receptor:

- sistemele sincrone: la următorul front al semnalului de ceas;
- sistemele asincrone: după emiterea de către receptor a semnalului acceptat/acknowledge.




## ASIC-uri cu mai multe domenii cu ceas sincron:




#### ELEMENTE DE MEMORARE CU INTRARE DE CEAS

## ■Latch/"zăvor" transparent




MIT 6371

# ■Registru/Bistabil de tip D, comandat pe front





## Realizarea unui Latch:

## un multiplexor cu semnalul de selecție CLK




## un Latch CMOS realizat cu ajutorul porților de transmisie:







- TCQmin/ TCQmax: timpul de propagare a semnalului de la intrare la ieşire atunci când semnalul de ceas deschide latch-ul.
- **TDQmin/** TDQmax: timpul de propagare a semnalului de la intrare la ieşire atunci când latch-ul este transparent; de regulă este cel mai important parametru de sincronizare a ceasului.
- Tstabilire/setup/ Tmentinere/hold: definesc o fereastră în jurul frontului posterior al semnalului de ceas pe durata căreia data trebuie să fie stabilă pentru a fi eșantionată corect.


## Cursa referitoare la timpul de stabilire și timpul de menținere









Inversoarele/tampoanele adăugate demonstrează timpul pozitiv de menținere pentru acest latch: alte proiecte de latch-uri dispun, în mod natural un timp de menținere pozitiv



#### Circuite bistabile




- TCQmin/ TCQmax: timpul de propagare a semnalului de la intrare la ieşire, în raport cu frontul semnalului de ceas;
- Tstabilire/setup/ Tmentinere/hold: definesc fereastra din jurul frontului ceasului pe durata căreia data trebuie să fie stabilă, pentru a fi eșantionată corect.



Restricția pentru drumul cel mai lung sau calea cea mai lentă:


Tciclu ≥ TCQmax + Tpmax + Tstabilire/setup

Restricția pentru drumul cel mai scurt sau calea cea mai rapidă: TCQmin + Tpmin ≥ Tmentinere/hold




- Skew-ul reprezintă o variație spațială a timpilor de sosire a semnalelor de ceas: variația în ceea ce privește *același* front de ceas, văzut de către două sau mai multe bistabile *diferite*.
- **Jitter-ul** constituie variația temporală a timpilor de sosire: variația în ceea ce privește timpii de sosire a două fronturi succesive ale semnalului de ceas la *același* bistabil.
- Zgomotul sursei de alimentare reprezintă cauza principală a fenomenului jitter.

## Rețea de distribuție a ceasului




MIT 6371





Cazul cel mai defavorabil apare când CLK2 sosește mai devreme/mai târziu decât CLK1.



CS 152


Restricția pentru drumul cel mai lung sau calea cea mai lentă:

 $Tciclu \ge TCQmax + Tpmax + Tstabilire/setup + Talunecare/skew$ 


Restricția pentru drumul cel mai scurt/calea cea mai rapidă:

**TCQmin** + **Tpmin** ≥ **Tmentinere/hold** + **Talunecare/skew** 

## Componentele unității de execuție




## Registrele generale



- RA (număr), care specifică registrul general al cărui coținut se plasează pe busA;
- RB (număr), care specifică registrul general al cărui conținut se plasează pe busB;
- RW (număr), care specifică registrul general al cărui conținut va fi modificat prin forțarea conținutului magistralei busW, când Write Enable este pe nivel ridicat.

#### Memoria ideală



## Metodologia de sincronizare:

- toate elementele de memorare sunt controlate pe același front al ceasului.
- •durata ciclului este: =  $CLK \rightarrow Q + \hat{I}nt \hat{a}rzierea$  pe calea cea mai lunga + Timp de stabilire (Setup Time) + Alunecarea ceasului (Clock Skew)
- (CLK  $\rightarrow$  Q + Întârzierea pe calea cea mai scurta Alunecarea ceasului) > Timpul de menținere (Hold Time)