Curs 3 Electronica Digitala UNIVERSITATEA POLITEHNICA BUCURESTI FACULTATEA DE AUTOMATICA SI CALCULATOARE

19 Martie 2020

Contents

1	Circuit RTL - Resistor Transistor Logic	3
2	Circuit DTL - Diode Transistor Logic	5
	Poarta NOT 3.1 Functionarea unui tranzistor si aparitia delav-ului	6

1 Circuit RTL - Resistor Transistor Logic




Figure 1: Circuit Problema 1 - RTL = Resistor Transistor Logic

$$\begin{split} &U_{BE} < 0,6V \Rightarrow I_{B} = 0A \\ &U_{BE} = U_{IN} * \frac{R_{2}}{R_{1} + R_{2}} = U_{BE0} \\ &U_{IL} : \\ &U_{BE} = U_{BE0} = 0,6V \\ &U_{IL} = U_{BE} * \frac{R_{1} + R_{2}}{R_{2}} = 0,6V * \frac{2,8K\Omega}{0,8K\Omega} = 2,1V \\ &U_{IH} : \\ &U_{BE} = U_{BESAT}(desaturatie) = 0,8V \\ &U_{CE} = U_{CESAT}0,2V \Rightarrow I_{CESAT} = \frac{U_{CL} - U_{CESAT}}{R_{C}} \end{split}$$

Tranzistorul e la limita saturatie
i \Rightarrow calculam I_{CSAT} ca sa putem calcula curentul mai departe.

$$\begin{split} I_{CSAT} &= \frac{5V - 0, 2V}{1K\Omega} \approx 5mA \\ I_{BSI} &= \frac{I_{CSAT}}{\beta} \approx 0, 05mA \end{split}$$

 $(I_{BSI} = \text{Curent de baza pentru saturatia incpitienta} = \text{Curent minim pentru saturatia respectiva})$

$$\begin{split} I_{R2} &= \frac{U_{BESAT}}{R_2} = \frac{0,8V}{0,8K\Omega} \\ I_{R1} &= I_{R2} + I_{BSI} = 1,05mA \\ U_i &= U_{R1} + U_{BESAT} = I_{R1}*R_1 + U_{BESAT} = 1,05mA*2K\Omega + 0,8V = 2,9V \end{split}$$

Relatia $I_C = \beta * I_B$ se respecta in zona 2 pentru ca acolo tranzistorul este in RAN.




Figure 2: Aici e poza cu graficul cu cele 3 stari ale tranzistorului

$$M_{ZL} = V_{IL} - V_{OL} = 2, 1V - 0, 2V = 1, 9V$$

 $M_{ZH} = V_{OH} - V_{IH} = 5V - 2, 9V = 2, 1V$
 $\Rightarrow M_Z = min(1, 9V, 2, 1V) = 1, 9V$

 $(M_Z = \text{Cat de tolerant este circuitul la zgomot})$

Deficiente:

• De obicei o poarta comanda mai multe porti ⇒ Cu cat adaugam mai multe porti curentul de iesire o sa scada, deci curentul de intrare la urmatoarea poarta va fi mai mic ⇒ exista posibilitatea ca la un moment dat intro poarta tranzistorul sa nu mai ajunga la saturatie ⇒ apare o limita a numarului maxim de porti pe care le putem inlantui (In acest caz maxim 2-3 porti).




Figure 3: Exemplu de poarta care comanda mai multe porti

• De retinut ca acest lucru se intampla cand portile au iesirea 1. Daca portile au iesirea 0 putem inlantui oricate.

Definitie: FAM-OUT = Nr. de porti adaugate la o iesire ca circuitul sa functioneze in continuare

2 Circuit DTL - Diode Transistor Logic

Cum putem imbunatati? Folosim un DTL - Diode Transistor Logic




Figure 4: Circuit DTL

Explicatie a functionarii:

• Daca V_{IN} este 0 V (adica avem intrarea 0 logic) atunci caderea pe dioda din stanga va fi egala cu $V_{cc} \Rightarrow$ Zona cu cele doua diode va fi blocata \Rightarrow Tranzistorul va fi blocat \Rightarrow Iesirea va fi 0 logic.

• Daca V_{IN} este egala cu V_{CC} (5 V) atunci se va bloca dioda din stanga \Rightarrow Vom avea cadere de tensiune pe cele doua diode si se va satura tranzistorul \Rightarrow Vom avea pe iesire 1 logic.

3 Poarta NOT




Figure 5: O poarta NOT simpla

Este o poarta care, teoretic, pe la 0,6V incepe sa se deschida, apoi in functia de β al tranzistorului, la un moment dat se satureaza.

Aplicam un semnal dinamic (care variaza in timp), pentru a vedea cat de repede iesirea portii reflecta semnalul de intrare si unde apar intarzieri.

3.1 Functionarea unui tranzistor si aparitia delay-ului




Figure 6: Tranzistor NPN

- In jonctiuni (intre baza si emitor respectiv colector) sunt goluri si electroni liberi recombinati care functioneaza ca o bariera.
- Daca aplic o sarcina de minim 0,6 V ingustez destul de mult acele "bariere" pentru a permite sarcinilor sa circule intre zone.
- Ca sa deschid tranzistorul aplic un curent moment in care creez goluri in baza (reduc bariera de potential).
- In acest moment sursele din emitor incep sa circule, o mica parte se recombina cu electronii din baza, iar restul se duc catre colector.
- Insa fenomenele nu sunt instantanee. Cu cat suprafata bazei este mai mare, cu atat vor trebui sa se acumuleze mai multe goluri deci tranzistorul va porni mai greu.

- Acest proces (de pornire) se intampla pana cand diferenta de potential dintre emitor si colector este egala cu $U_{CE_{SAT}}$ (U_{CE} de saturatie).
- Am aplicat un curent de baza mai mare decat e necesar (mai mare ca $\frac{I_C}{\beta}$) \Rightarrow apar mai multe goluri decat sunt necesare.
- Viteza cu care se formeaza golurile este data de tensiunea aplicata. Tensiunea aplicata la deschidere a fost 5 V, insa tensiunea la inchidere in directie inversa este de doar 0,6 V ⇒ Se elimina electroni cu o viteza mai mica decat cea cu care s-au format la deschidere.
- Astfel, un tranzistor se inchide mai lent decat se deschide.




Figure 7: Grafic delay

- Se aplica o tensiune de intrare dreptunghiulara. U_{IN}
- Tensiunea baza-emitor U_{BE} este 0V atat timp cat la intrare avem 0V.
- Depinzand de curentul cu care comandam baza, se acumuleaza incet sarcina. Zona de bariera dintre cele doua jonctiuni ale tranzistorului actioneaza ca un dielectric, deci nu trece curent momentan si practic, cele doua regiuni se comporta ca un condensator (care se incarca prin rezistenta). Incarcarea este exponentiala, si atunci tensiunea baza-emitor creste asimptotic catre valoarea finala (aprox. 0.6-0.8V). Valoarea maxima este egala cu valoarea de saturatie $U_{BE_{SAT}}$.

- Sarcina de baza creste in acelasi mod, deci se observa o crestere pana la
 nivelul la care tranzistorul este deschis complet (unde intra in saturatie).
 Exista apoi o acumulare suplimentara de sarcina ce este stocata. Se aduce
 in continuare sarcina (purtatori) in baza, iar la un moment dat viteza cu
 care se aduc purtatorii este egalata de viteza cu care se recombina, si astfel
 se stabilizeaza.
- Cat timp $U_{BE} < 0.6V$, nu se intampla nimic la iesire, deci curentul este 0 si atunci tensiunea de iesire este V_{cc} . Cand tranzistorul incepe sa se deschida (tensiunea baza-emitor ajunge la 0.6V), el incepe sa conduca, ajungandu-se la $U_{CE_{SAT}}$. Sarcina de baza continua sa se acumuleze, insa la iesire nu se mai vede nimic.
- Cand se ajunge iar la tensiune de intrare de 0V, apare un curent invers care incepe sa reduca din sarcina stocata pe baza. Initial trebuie eliminata cea suplimentara. Cat timp sarcina este suficienta pe baza, nu se vede nimic la iesire, insa atunci cand sarcina incepe sa scada sub nivelul necesar pentru a avea trazistorul in conductie, apare o schimbare la iesire. Tensiunea pe baza ramane constanta cat timp eliminam sarcina suplimentara, dupa care incepe sa scada, ajungand la U_{BE_0} , apoi si mai mult. La iesire nu se mai intampla nimic.
- Avem cateva intarzieri (notate cu albastru in figura): una la comutarea inversa si alta la comutarea directa. Motivele pentru care cea inversa e mai lenta sunt date de curentul cu care descarcam sarcina (care este mai mic, mai exact $0,8/R_1$) si faptul ca trebuie asteptat acel timp de stocare (timpul in care se elimina sarcina stocata suplimentar). Acest timp de stocare depinde de cat de mare este curentul de baza. Daca se foloseste un curent egal cu cat ar fi nevoie pentru tranzistor sa intre in saturatie, nu va exista o sarcina suplimentara.