

ADVANCED LAYOUT AND SENSITIVITY ANALYSIS OF A VOLTAGE COMPARATOR IN 28 NM CMOS TECHNOLOGY

Duván Nicolás Gómez Díaz – Código UIS: 2202786
Michel Yurani Saenz Lopez - Código UIS: 2205602
E3T – UIS

Universidad
Industrial de
Santander




DESCRIPCIÓN DE LA NECESIDAD

En las tecnologías CMOS avanzadas (como 28 nm), los comparadores de voltaje presentan una fuerte sensibilidad a los efectos dependientes de layout (LDE), a la variabilidad del proceso y a condiciones ambientales extremas.

Estos circuitos son esenciales en sistemas de adquisición de datos y conversión A/D, por lo que su estabilidad y precisión determinan el rendimiento global del sistema.

Actualmente, los métodos tradicionales de diseño no son suficientes para garantizar robustez y exactitud, lo que motiva el desarrollo de un flujo de diseño optimizado y estadísticamente robusto.



VARIABLES DEL PROBLEMA

La caracterización del comparador considera múltiples variables de diseño y simulación que impactan directamente en su desempeño.

- La topología del comparador define la arquitectura empleada, determinando aspectos clave como la velocidad y el consumo de potencia.
- Las dimensiones W/L de los transistores se seleccionan cuidadosamente para optimizar el matching y minimizar las variaciones de parámetro.
- En el diseño del layout se aplican técnicas de common-centroid, interdigitación y uso de dummies, con el fin de reducir efectos dependientes de layout (LDE).
- Las condiciones de simulación incluyen un número determinado de corridas Monte Carlo y corners PVT, garantizando la robustez del circuito ante variaciones de proceso, voltaje y temperatura.
- La frecuencia de operación nominal se fija en 2 MHz, asegurando márgenes adecuados de estabilidad, mientras que la alimentación se evalúa con una variación de $\pm 10\%$ alrededor de 1.8 V para verificar el correcto funcionamiento bajo condiciones reales de operación.

RESTRICCIONES

- Uso obligatorio de tecnología estándar TSMC 28 nm.
- Tensión de alimentación: 1.8 V $\pm 10\%$.
- Frecuencia nominal: 2 MHz.
- Solo se realizarán simulaciones post-layout (no habrá fabricación).
- Cumplir con las reglas de diseño y layout establecidas por la tecnología.
- Mantener balance entre precisión, área y consumo.



Análisis



Diseño



Simulación



Calibración



Validación

CAUSAS DEL PROBLEMA

- Alta sensibilidad del comparador ante variaciones eléctricas y geométricas en 28 nm.
- Efectos dependientes del layout (LDE) que degradan el matching y simetría entre transistores.
- Variabilidad de proceso (PVT y Monte Carlo) que altera el punto de disparo y la ganancia.
- Condiciones ambientales extremas (temperatura y alimentación) que afectan la estabilidad del circuito.

CONSECUENCIAS DEL PROBLEMA

- Pérdida de precisión en el punto de disparo, generando errores en la conversión A/D.
- Mal funcionamiento en condiciones extremas de temperatura o voltaje.
- Disminución de la confiabilidad, especialmente en nodos avanzados.
- Menor competitividad frente a estándares industriales e imposibilidad de escalar proyectos a nivel profesional.

IDEACIÓN Y SELECCIÓN DE SOLUCIÓN FINAL



Duván Nicolás Gómez Díaz – Código UIS: 2202786
Michel Yurani Saenz Lopez - Código UIS: 2205602
E3T – UIS




IDEACIÓN DIVERGENTE

Durante la fase creativa se generó un conjunto amplio de ideas para mejorar la precisión y robustez del comparador en 28 nm, considerando enfoques analógicos, digitales y mixtos. Entre las más audaces y las más obvias, se destacaron las siguientes:

Tipo de idea	Descripción	Naturaleza
A. Comparador regenerativo optimizado	Refinar el diseño clásico con ajuste estadístico de tamaños para reducir mismatch.	Audaz
B. Comparador con auto-zeroing	Cancelar offset mediante realimentación periódica controlada por reloj.	Audaz
C. Comparador con chopper	Usar modulación de señal para suprimir 1/f noise y offset.	Audaz
D. Calibración digital on-chip (Trim DAC + registro)	Incorporar corrección digital post-layout para compensar variaciones PVT.	Audaz
E. Layout robusto + statistical sizing	Aplicar common-centroid, interdigitation, dummies y análisis estadístico de matching.	Obvia pero esencial
F. Biasing PTAT / regulador local	Mantener polarización estable ante variaciones de temperatura y Vdd.	Obvia

IDEACIÓN CONVERGENTE

- Se seleccionó la combinación A + E como solución final.
- E (Layout robusto): reduce errores sistemáticos por LDE, mejora matching.
- D (Calibración digital): ajuste estadístico de tamaños para reducir mismatch.



OBJETIVOS ESPECIFICOS

- Revisar y caracterizar el diseño base del comparador de voltaje evaluando su robustez mediante simulaciones PVT y de Monte Carlo.
- Estudiar y documentar las principales técnicas avanzadas de diseño físico para mitigar los efectos dependientes del diseño (LDE) en nodos tecnológicos avanzados.
- Rediseñar el diseño físico aplicando técnicas avanzadas de layout.
- Realizar la verificación post-layout y comparar los resultados con el diseño base, incluyendo simulaciones PVT y de Monte Carlo.