

系统构成：主机；从机；仲裁器；译码器。
AIB 系统接口：流水线：突发传输：流水线分离
些问题
2.2 影响冯·诺依曼结构计算机性能的主要技术瓶颈是什么？
指令和数据共用一条总线，取指和取数据会产生冲突
2.10 什么是微指令？什么是微程序？控制 ROM 的作用是什么？
微指令：在机器的一个 CPU 周期中，一组实现一定操作功能的微命令的总和，构成一条微指令；微指令→微操作码+执行顺序位。
微程序：一条机器指令的功能是由许多条微指令组成的序列来实现的。这个微指令序列通常叫做微程序。
控制 ROM：指令集中所有指令都对应一段微程序，他们存放在控制 ROM 中。每段微程序的每条微指令都有唯一的地址，当一条指令被执行时，指令译码器对指令操作码进行译码，找到对应微程序的存放地址，开始执行。
【补充 2.33】改错题。
(1) 标量处理器中可以利用单条流水线实现整数运算和浮点数运算的并行。
(2) 流水线机制能够有效提高 CPI (Cycles Per Instruction) 和 IPC(Instructions Per Cycle)。
(3) 相比 CISC, RISC 处理器完成相同功能需要更多的指令，故采用同一个 C 程序在 RISC 上的执行时间比 CISC 处理器。
(4) 由于不是标量，向量处理器不能像标量处理器那样使用多条流水线。


【解析】
I. 整数运算和浮点数运算规则不同，无法用单一的流水线实现并行。
II. 流水线机制能够有效提高 IPC，理想情况下 CPI=1。
III. 相比 CISC, RISC 处理器完成相同功能需要更多的机器指令，但 C 程序经编译后的机器代码执行效率可能更高。
IV. 向量处理器也可以设计多条流水线。

III 错误，PROM (Programmable ROM) 只能一次写入
IV 错误，EPROM (Erasable PROM) 擦除需要使用紫外线照射
3.20 某计算机按字节编址。其主存容量为 1MB，Cache 容量为 16KB，Cache 和主存之间交换的块大小为 64B，采用直接相联映射方式。
(1) Cache 共有多少个字块 (Cache line)。
(2) 主存地址为 02021H 的单元读入 Cache 后对应的 Cache 地址？
(3) 主存地址为 02021H 的单元读入 Cache 后存放在 Cache 中的第几字块中 (Cache 起始字块为第 0 字块)。
(1) $\frac{16KB}{64B} = 256$
(2) 主存字节：02021H = 2²⁰，即第 2 个 64 位；块号占 8 位；块内地址占 6 位
02021H=0000 0010 0000 0010 0001b
对应 Cache 块地址：10 0000 0010 0001b=2021H
(3) 1000 0000b=128

【补充 4.65】以下关于“I/O 端口”说法正确的是 ()
I. 一个 I/O 端口只能有一个 I/O 端口
II. I/O 端口本质上是具备存储能力的电路单元
III. 一般的 I/O 接口电路中常包括控制端口、数据端口、状态端口
V. I/O 端口的地址可以和主存中存储单元地址统一编址
VI. I/O 端口的地址必须独立于主存的地址空间
I. I/O 端口统一编址情形，I/O 端口的地址必须位于高位地址段

I，错误，计算机系统中可能有多个 I/O 接口，每个 I/O 接口可以有多个 I/O 端口。
V，错误，I/O 端口统一编址时，I/O 端口地址和内存存储单元在同一个地址空间

VI，错误，I/O 端口地址取决于地址译码电路的设计，可以在任意地址段
微变易错题：



【解析】C
I. 特权线性模式下可以通过置位 CONTROL 寄存器 nPRIV 位进入非特权模式
II. 非特权线性模式下不能访问 CONTROL 寄存器
III. 处理模式下可以通过置零 CONTROL 寄存器 nPRIV 位进入特权线性模式
IV. 非特权模式下访问 CONTROL 寄存器会触发 Usage Fault 异常
V. 非特权线性模式下访问存储器可能会触发 MemManage Fault 异常
I. 处理模式下可以通过置零 CONTROL 寄存器 nPRIV 位进入特权线性模式
I. 处理模式下只能使用 MSP 而不能使用 PSP
I. 线性模式下既可以使用 MSP 也可以使用 MSP
【补充 5.53】以下关于 Cortex-M3/M4 堆栈说法正确的是 ()
I. 只支持递减类型的栈
II. 往栈内放置一个新的数据后，栈指针数值会增加
III. 具有双栈的结构，有 MSP 和 PSP 两个堆栈指针
IV. 非特权线性模式只能使用 PSP 而不能使用 MSP
V. MSP 的值在上电前就需要存储在片内的 Flash 中
I. PSP 的值需要在初始化程序中进行设置

【解析】C
I. 特权线性模式下可以通过置位 CONTROL 寄存器 nPRIV 位进入非特权模式
II. 非特权线性模式下不能访问 CONTROL 寄存器
III. 处理模式下可以通过置零 CONTROL 寄存器 nPRIV 位进入特权线性模式
IV. 非特权模式下访问 CONTROL 寄存器会触发 Usage Fault 异常
V. 非特权线性模式下访问存储器可能会触发 MemManage Fault 异常
I. 处理模式下可以通过置零 CONTROL 寄存器 nPRIV 位进入特权线性模式
I. 处理模式下只能使用 MSP 而不能使用 PSP
I. 线性模式下既可以使用 MSP 也可以使用 MSP
【补充 5.53】以下关于 Cortex-M3/M4 堆栈说法正确的是 ()
I. 只支持递减类型的栈
II. 往栈内放置一个新的数据后，栈指针数值会增加
III. 具有双栈的结构，有 MSP 和 PSP 两个堆栈指针
IV. 非特权线性模式只能使用 PSP 而不能使用 MSP
V. MSP 的值在上电前就需要存储在片内的 Flash 中
I. PSP 的值需要在初始化程序中进行设置

栈空间只能放置在 4GB 空间的 SRAM 区
按照 AAPCS 要求，栈需要双字对齐
只支持递减类型的栈
往栈内放置一个新的数据后，栈指针数值会递减
具有双栈的结构，有 MSP 和 PSP 两个堆栈指针
非特权线性模式只能使用 PSP 而不能使用 MSP
MSP 的值在上电前就需要存储在片内的 Flash 中
PSP 的值需要在初始化程序中进行设置
栈空间可以放置在 4GB 空间的 SRAM 区的 SRAM 或者 CODE 区的 SRAM 中
按照 AAPCS 要求，栈需要双字对齐
【补充 5.54】以下关于 Cortex-M3/M4 存储器系统说法正确的是 ()
I. 4GB 的存储器映射关系是固定不变的
II. 既可以配置为大端模式，也可以配置为小端模式
III. 所有 Cortex-M3/M4 的存储器访问指令都支持非对齐的数据传输
IV. 4GB 空间所有区域均可以採用位段 (Bit-Band) 操作方式访问
V. 位段操作能保障“读→修改→写”的流程不被其他操作打断
VI. 处理器读存储器时，存储器系统会检查所访问区域的存储器访问属性
VII. 非特权线性访问内核私有区域可能会触发 MemManage Fault 异常
VIII. 处理器不会改变代码的执行顺序，因而不需要存储器屏障指令
IX. 4GB 的存储器映射关系是固定不变的
X. 既可以配置为大端模式，也可以配置为小端模式
XI. 并非所有 Cortex-M3/M4 的存储器访问指令都支持非对齐的数据传输
XII. 4GB 空间中特定的区域可以採用位段 (Bit-Band) 操作方式访问
XIII. 位段操作能保障“读→修改→写”的流程不被其他操作打断
XIV. 处理器读存储器时，存储器系统会检查所访问区域的存储器访问属性
XV. 非特权线性访问内核私有区域可能会触发 MemManage Fault 异常
XVI. 处理器不会改变代码的执行顺序，但指令中的存储器访问操作完成的时间不一定和指令的顺序一致，仍可能用到存储器屏障指令

【补充 5.55】以下关于 Cortex-M3/M4 中断/异常机制说法正确的是 ()
I. 特殊寄存器 PRIMASK 和 FAULTMASK 均用于中断屏蔽
II. 与 PRIMASK 不同的是，FAULTMASK 无需清理，当负责错误处理的异常处理程序返回时，会自动复位 FAULTMASK
III. 特殊寄存器 BASEPRI 采用了可伸缩的设计
IV. 每个异常都会处于激活、非激活、挂起、激活并挂起之一的一些状态
V. 每个异常都有一个独立的优先级寄存器
VI. 异常的优先级寄存器只能由特权访问等级代码访问
VII. 中断优先级寄存器中数值越小，表示对应中断源的优先级越高
VIII. 多个相同优先级的异常同时发生时，处理器会先处理异常类型号低的异常
IX. 中断使能、中断禁止采用了 2 个独立的寄存器
X. 特定中断源的中断使能或禁止用寄存器的 1 位来实现
XI. 6 只有 X 选项不正确

8.34 简述通用定时器比较输出过程。
当定时器计数值 (TIMx_CNT) 变动至与捕获/比较寄存器 (TIMx_CCRx) 值相等时，在 Occx 输出引脚输出特定信号，输出信号经设置可能是：置位、位置、翻转或不变。
同时，还可以配置是否触发中断/DMA 等
8.36 利用 TIM2 中断，设计一个红绿灯系统，要求：红灯亮 5 秒钟，熄灭，切换绿灯亮 5 秒钟，熄灭，循环往复。给出硬件原理图，并编写代码实现。
【解析】
答案不唯一，合理即可
void TIM2_IRQHandler() //中断服务子程序

```
if(TIM_GetITStatus(TIM2, TIM_IT_Update)!=RESET){
    if(flag)
        LED_GREEN_OFF(); //对 PB8 写 0
        LED_RED_ON(); //对 PA18 写 1
    }
    else
        LED_RED_OFF(); //对 PA18 写 0
        LED_GREEN_ON(); //对 PB8 写 1
    flag=!flag; //反转 flag，这样下一次触发中断时亮不同的灯
}
int main()
{
    int flag=0; //这是中断服务程序中指示当前亮的灯灯状态
    LED_RED_Config(); //对 PA18 进行配置
    LED_GREEN_Config(); //对 PB8 进行配置
    NVIC_PriorityGroupConfig(NVIC_PriorityGroup_2);
    //设置中断优先级
    TIM2_Init(83999,4999); //TIM2 初始化，配置 arr 和 psc
    使能中断
    while(1) {}
}
```

8.41 STM32F103 的中断系统共支持多少个异常？其中包括多少个内部异常和多少个可屏蔽的非内部异常中断？支持 84 个异常，包括 16 个内部异常和 68 个可屏蔽的非内部异常中断。

5.17 在 Cortex-M3/M4 中，寄存器 R0~R12 有何异同？如果这些寄存器都是空闲的，你觉得首先使用哪些？为什么？
R0~R7 低位寄存器 (许多 16 位的 thumb 指令只能访问低位寄存器) R8~R12 高位寄存器 (可用于 32 位指令和少数几个 16 位指令) 都是通用寄存器。
异：R0~R3 用于子程序之间的参数传递；R4~R11 用于保存子程序的局部变量；R12 作为子程序调用中间寄存器。R0~R7 是 8 个低位寄存器，R8~R12 是 5 个高位寄存器
优先低位寄存器，低位使用较频繁，优先低位可以降低功耗。可保证大量数据可访问且速度快。

教材中并未定义“单周期 CPU”和“多周期 CPU”，但是在其他一些资料里有这些术语。

多周期 CPU 中 CPD1：超标量因为有多条流水线，CPI<1。
II，如果不是字对字，需要 2 个总线周期来取指令或数据
III，非 Load/Store 体系中，以加法指令为例，操作数全部在寄存器需要而时间少于有操作数在寄存器的情形，即指令执行所需的时间少于，不利于实现流水线
以下关于计算机机外接口说法正确的是 ()
I. IDE (Integrated Drive Electronics) 和 ATA (Advanced Technology Attachment) 都是通用的计算机机外接口标准
II. SCSI、ATA、SATA 是只能用于硬磁盘 (HDD) 的接口标准
III. SATA 和 SAS 均采用了串行传输技术
IV. M.2 NVMe (non-volatile memory express) 是目前较为常见的固态硬盘 (SSD) 接口
V. 嵌入式系统中 UFS 接口的传输速率明显高于 MicroSD 接口

【解析】C
I. IDE (Integrated Drive Electronics) 和 ATA (Advanced Technology Attachment) 都是通用的计算机机外接口标准
II. SCSI、ATA、SATA 是只能用于硬磁盘 (HDD) 的接口标准
III. SATA 和 SAS 均采用了串行传输技术
IV. M.2 NVMe (non-volatile memory express) 是目前较为常见的固态硬盘 (SSD) 接口
V. 嵌入式系统中 UFS 接口的传输速率明显高于 MicroSD 接口

I 错误，SCSI、ATA、SATA 也可以用作其他类型外设的接口。
4.61 描述 I²C 总线协议中的状态，并画出状态转移图。
【解析】
总线空闲 I：SDA 与 SCL 均为高电平
启动数据传输 S：SCL 为高电平，SDA 负跳变
停止数据传输 P：SCL 为高电平，SDA 负跳变
重新启动 S：SCL 为高电平，SDA 负跳变
数据传输有效 D：SCL 为高电平时，SDA 电平稳定
等待 数据无效 Q：SCL 保持低电平，此时可修改线上数据
应答 A / 不应答 N：接收方将 SDA 拉低发出 ACK 或释放 SDA 发出 NACK
以下关于 Cortex-M3/M4 堆栈说法正确的是 ()
I. 只支持递减类型的栈
II. 往栈内放置一个新的数据后，栈指针数值会增加
III. 具有双栈的结构，有 MSP 和 PSP 两个堆栈指针
IV. 非特权线性模式只能使用 PSP 而不能使用 MSP
V. MSP 的值在上电前就需要存储在片内的 Flash 中
PSP 的值需要在初始化程序中进行设置
栈空间只能放置在 4GB 空间的 SRAM 区的 SRAM 或者 CODE 区的 SRAM 中
按照 AAPCS 要求，栈需要双字对齐
【补充 5.54】以下关于 Cortex-M3/M4 存储器系统说法正确的是 ()
I. 4GB 的存储器映射关系是固定不变的
II. 既可以配置为大端模式，也可以配置为小端模式
III. 所有 Cortex-M3/M4 的存储器访问指令都支持非对齐的数据传输
IV. 4GB 空间所有区域均可以採用位段 (Bit-Band) 操作方式访问
V. 位段操作能保障“读→修改→写”的流程不被其他操作打断
VI. 处理器读存储器时，存储器系统会检查所访问区域的存储器访问属性
VII. 非特权线性访问内核私有区域可能会触发 MemManage Fault 异常
VIII. 处理器不会改变代码的执行顺序，因而不需要存储器屏障指令
IX. 4GB 的存储器映射关系是固定不变的
X. 既可以配置为大端模式，也可以配置为小端模式
XI. 并非所有 Cortex-M3/M4 的存储器访问指令都支持非对齐的数据传输
XII. 4GB 空间中特定的区域可以採用位段 (Bit-Band) 操作方式访问
XIII. 位段操作能保障“读→修改→写”的流程不被其他操作打断
XIV. 处理器读存储器时，存储器系统会检查所访问区域的存储器访问属性
XV. 非特权线性访问内核私有区域可能会触发 MemManage Fault 异常
XVI. 处理器不会改变代码的执行顺序，但指令中的存储器访问操作完成的时间不一定和指令的顺序一致，仍可能用到存储器屏障指令

【补充 5.54】以下关于 Cortex-M3/M4 存储器系统说法正确的是 ()
I. 4GB 的存储器映射关系是固定不变的
II. 既可以配置为大端模式，也可以配置为小端模式
III. 所有 Cortex-M3/M4 的存储器访问指令都支持非对齐的数据传输
IV. 4GB 空间所有区域均可以採用位段 (Bit-Band) 操作方式访问
V. 位段操作能保障“读→修改→写”的流程不被其他操作打断
VI. 处理器读存储器时，存储器系统会检查所访问区域的存储器访问属性
VII. 非特权线性访问内核私有区域可能会触发 MemManage Fault 异常
VIII. 处理器不会改变代码的执行顺序，因而不需要存储器屏障指令
IX. 4GB 的存储器映射关系是固定不变的
X. 既可以配置为大端模式，也可以配置为小端模式
XI. 并非所有 Cortex-M3/M4 的存储器访问指令都支持非对齐的数据传输
XII. 4GB 空间中特定的区域可以採用位段 (Bit-Band) 操作方式访问
XIII. 位段操作能保障“读→修改→写”的流程不被其他操作打断
XIV. 处理器读存储器时，存储器系统会检查所访问区域的存储器访问属性
XV. 非特权线性访问内核私有区域可能会触发 MemManage Fault 异常
XVI. 处理器不会改变代码的执行顺序，但指令中的存储器访问操作完成的时间不一定和指令的顺序一致，仍可能用到存储器屏障指令

1. 当代的 CPU 芯片，往往在单颗处理器芯片内集成冯·诺依曼结构计算机五个基本部件中的：运算器、控制器
2. I/O 接口的典型电路中，常包括输入数据(缓存)寄存器、输出数据(缓存)寄存器、状态、控制寄存器。每一 I/O 端口寄存器。
3. Cortex-M3 处理器进入异常处理子程序时，被中断源中下一条待执行指令的地址常被称为“断点”，而被中断源中的运行环境 (如 CPU 内部各类寄存器的内容) 常被称为“现场”。
4. 实验过程中，IDE 采用 Keil MDK (或 Keil uVision) 软件 (可并行交叉编译)，宿主通过 J-link 仿真器 (Debugger) 连接实验箱并进行交叉编译。
微程序控制器中：机器指令 (如 ADD、MOV) 的执行由微程序实现，微程序由多个微指令组成。
每个微指令包含多个微操作 (如控制信号)。
分析描述：
I：正确。每条机器指令对应一个微程序 (微指令序列)。
II：错误。每条机器指令通常需要多条微指令 (非单条)。
III：正确。机器指令执行行为微操作 (如取指、译码、执行)。
IV：错误。微指令是底层控制，不由机器指令执行。
V：错误。程序由多机器指令组成，每条需独立微程序。
正确描述是 I 和 III，但选项中 I 和 III 的组合 (A 是 I、II，但 II 错误)，因此，所有选项均不完整，选 F。

选项：
I. 流水线机制能够有效提高 CPI (Cycles Per Instruction)
II. 流水线机制能够有效提高 IPC (Instructions Per Cycle)
III. Load/Store 体系更有利于实现流水线
IV. RISC 相比 CISC 更有利于实现流水线
V. 标量处理器可以使用多条流水线来提升性能
VI. 超标量处理器可以使用多条流水线来提升性能
A I、II、III B II、III、IV C III、IV、V D IV、V、VI E I、V、VI F ABCDE 均不正确
【解析】：
CPI (Cycles Per Instruction) 和 IPC (Instructions Per Cycle) 互为倒数，IPC = 1/CPI。流水线通过并行减少平均 CPI (从 1 接近 1)，从而提高 IPC。
I：“提高 CPI”意为增加 CPI，但流水线减少 CPI，故错误。
II：提高 IPC 正确。
Load/Store 体系 (如 RISC) 只有 Load/Store 指令访问内存，其他指令操作寄存器，简化流水线设计，减少冲突 (III 正确)。
RISC (精简指令集) 指令长度固定，格式简单，易于流水线实现；CISC (复杂指令集) 指令变长，流水线实现困难 (IV 正确)。
标量处理器 (Scalar) 通常只有一个流水线，每周执行一条指令；超标量 (Superscalar) 有多条流水线，每周可执行多条指令 (V 正确，标量不常用多条流水线；VI 正确，超标量使用多条流水线)。
正确描述是 I、III、IV (II 提高 IPC、III Load/Store 优势、IV RISC 优势)。V 错误 (标量处理器通常单流水线)，ARM 处理器摒弃了 V，诺依曼结构，均采用哈佛结构设计
详细过程：
哈佛结构：ARM 处理器 (如 Cortex-M 系列) 采用改进的哈佛结构 (指令和数据总线分离)，但内存空间统一编址，类似于冯·诺依曼结构。V，诺依曼结构指令和数据共享总线，哈佛结构分离。
Cortex-M3/M4 有统一内存映射 (0x00000000-0xFFFFFFFF)，但内部总线 (如 AHB) 分离，属于混合结构，不是“均采用哈佛”。故错误。
存储器芯片的地址和数据总线是不可复用的 X
详细过程：
存储器芯片 (如 DRAM) 复用地址线和数据线以减少引脚数。例如，地址先发送，然后数据复用地址线。这通过控制信号 (如 ALE) 实现。SRAM 可能不复用，但题目说“不可复用”绝对化，故错误。
计算中缓存地址空间和主存地址空间是相同的地址空间。X
重新审视：在虚拟内存系统中，缓存和主存共享相同虚拟地址空间，物理地址不同。但题目指定，一般理解为逻辑空间相同，故 J。
但标准答案为 K，因为地址是映射的，不完全相同。根据指令组成原理，缓存使用主存地址映射时，地址空间相同。但题目可能指缓存有独立空间，故 K。保守选 K。

存储器芯片的地址和数据总线是不可复用的 X
详细过程：
存储器芯片 (如 DRAM) 复用地址线和数据线以减少引脚数。例如，地址先发送，然后数据复用地址线。这通过控制信号 (如 ALE) 实现。SRAM 可能不复用，但题目说“不可复用”绝对化，故错误。
计算中缓存地址空间和主存地址空间是相同的地址空间。X
重新审视：在虚拟内存系统中，缓存和主存共享相同虚拟地址空间，物理地址不同。但题目指定，一般理解为逻辑空间相同，故 J。
但标准答案为 K，因为地址是映射的，不完全相同。根据指令组成原理，缓存使用主存地址映射时，地址空间相同。但题目可能指缓存有独立空间，故 K。保守选 K。

存储器芯片的地址和数据总线是不可复用的 X
详细过程：
存储器芯片 (如 DRAM) 复用地址线和数据线以减少引脚数。例如，地址先发送，然后数据复用地址线。这通过控制信号 (如 ALE) 实现。SRAM 可能不复用，但题目说“不可复用”绝对化，故错误。
计算中缓存地址空间和主存地址空间是相同的地址空间。X
重新审视：在虚拟内存系统中，缓存和主存共享相同虚拟地址空间，物理地址不同。但题目指定，一般理解为逻辑空间相同，故 J。
但标准答案为 K，因为地址是映射的，不完全相同。根据指令组成原理，缓存使用主存地址映射时，地址空间相同。但题目可能指缓存有独立空间，故 K。保守选 K。

NVIC_IPRx) 是系统寄存器，只能由特权模式 (privileged mode) 访问。非特权模式 (unprivileged) 访问会触发 fault。故正确。
所有 Cortex-M3/M4 的存储器访问指令都支持非对齐的数据传输
详细过程：
Cortex-M3/M4 支持非对齐访问，但非所有指令。例如，LD/STR 支持，但 LDM/STM 可能不支持。需查阅 CCR 寄存器。故“所有”绝对化，错误。
指令周期指的是 CPU 执行一条指令的时间。X
Cortex-R 处理器利用多处理器锁步 (lock-step) 技术来提高可靠性
详细过程：
Cortex-R 系列 (如 R5) 针对高可靠性应用，支持锁步模式：两个核心执行相同指令，比较输出以检测错误。故正确。
STM32F407 系列处理器的每一根外部中断线都各自对应一个不同的中断向量。
详细过程：
STM32F407 中，外部中断线 (EXTIO1-EXTIO4) 有独立中断向量 (如 EXTIO1_IRQn)，但 EXTIO5-9 共享 EXTIO5_IRQn。EXTIO10-15 共享 EXTIO15_IRQn。故不是“每一根”都独立，错误。
微处理器最小硬件系统一般不包括 SPI、I2C 模块。
详细过程：
最小硬件系统包括时钟、复位、电源、基本存储 (Flash/SRAM)。SPI、I2C 是外设接口，不必设。最小系统可运行裸机代码无外设。故正确。
STM32F103 系列 MCU 具有 16 位的定时器，故看门狗的最大时延是 65536 个 SYSCLK 周期。
详细过程：
STM32F103 有 16 位基本定时器 (TIMx)，但独立看门狗 (WDG) 是 12 位计数器 (最大 4096 周期)，窗口看门狗 (WWDG) 是 7 位。时延取决于预分频和重载值，非固定 65536。故错误。
以下关于缓存 (Cache) 地址映射方式说法正确的是 (B) 选项：
I. 直接相联映射方式的缓存命中率一般会高于直接相联映射方式
II. 全相联映射方式的缓存命中率一般会高于组相联映射方式
III. 直接相联映射方式的缓存命中率一般会高于组相联映射方式
IV. 组相联映射方式中，Cache 电路的块数一般取值较小 (如 16)
V. 组相联映射方式中，Cache 的组数一般取值较小 (如 16)
VI. 实验所用 STM32F407 系列处理器采用了直接相联映射方式
VII. PC 处理器 (如 Intel) 采用组相联映射 Cache，正确。
I：全相联映射命中率，命中率通常高于直接相联，正确。
II：组相联 (如 2-way) 命中率高于直接相联，故 II 错误。
III：直接相联硬件简单 (索引直接映射)，全相联需比较所有行，复杂，故 III 正确。
IV：组内块数 (相联度) 通常小 (2-8) 故 IV 正确。
V：组数目通常大 (如 1024 组)，以覆盖地址空间，故 V 错误。
VI：STM32F407 有 Cache？查图：Cortex-M4 有可连 Cache，但 STM32F4 系列无 Cache (只有紧密耦合内存 TCM)，故 VI 可能错误。实验可能无 Cache。
VII：PC 处理器 (如 Intel) 采用组相联映射 Cache，正确。
正确描述：I (正确)，III (正确)，VII (正确)，但选项无组合。VI 可能错误 (STM32F407 无 Cache)，故 VII 正确但无选项。F 可能正确。
实际 STM32F407 无 Cache，故 VI 错误。VII 正确。
关于计算机缓存接口说法正确的是 (D) 选项：
I. 早期 PC 往往采用 IDE (Integrated Drive Electronics) 和 ATA (Advanced Technology Attachment) 连接硬磁盘 (HDD)
II. 当代 PC 往往采用 SATA 连接硬磁盘 (HDD)
III. 当代 PC 可以采用 SATA 连接固态硬盘 (SSD)
IV. 当代 MCU 系统往往采用 SATA 连接硬磁盘 (HDD)
V. 当代 MCU 系统可以采用 SPI 连接外部存储芯片
VI. 当代 MCU 系统往往采用 I2C 连接外部存储芯片
答案：A I、II、III
解析：
I：正确。早期 PC 使用 IDE/ATA 连接 HDD。
II：正确。现代 PC 主要使用 SATA 连接 HDD。
III：正确。SATA 也用于连接 SSD。
IV：错误。MCU 系统 (如 STM32) 一般不用 SATA (速度要求高且接口复杂)，常用 SDIO、SPI 等。
V 和 VI 正确：SPI 和 I2C 可用于连接外部存储芯片 (如 EEPROM、Flash)，但选项 A 只包含 I、II、III。
关于计算机总线说法正确的是 (D) 选项：
I. 总线的设计思想是把不同部件均接到一个公共的总线上
II. 总线上的设备一般分为总线主设备和从设备
III. 连接在同一套总线上的所有设备必须按照统一时钟工作
IV. 多主设备环境也需要总线仲裁
V. 主设备环境也需要总线仲裁
VI. 主设备的总线系统中，总线操作周期可仅包含寻址和数据传输 2 个阶段
答案：B I、II、IV
解析：
I：正确。总线是共享通信。
II：正确。设备分主 (发起操作) 和从 (响应)。
III：错误。异步总线不需要统一时钟。
IV：正确。多主设备需要仲裁。
V：错误。单主设备无需仲裁。
VI：正确。单主设备可简化操作，但非必须 2 阶段。
关于“地址”描述不正确的是 (D) 选项：
I. 地址总线不同信号线对应地址上的不同位
II. 一般来说，计算机存储器地址按照字节编址
III. 地址可以用来寻址存储器中的存储单元
IV. 地址不能用来寻址 I/O 寄存器
V. 缓存 (Cache) 地址空间和主存地址空间是相同的地址空间
VI. 虚存空间中的虚拟地址可以转换为物理地址
答案：D IV、V
解析：
I：正确。地址总线 (ADDRESS) 和数据总线 (DATA/HRDATA) 分离。
II：正确。读写数据通过通道 (HRDATA 写，HRDATA 读)。
III/IV/V：正确。AHB 支持多主、多同时序 (非异步)、流水线操作、读写通道分离。
关于 AHB 突发传输描述不正确的有 (D) 选项：
I. 突发传输可以通过 HSIZE[2:0] 指定传输数据块的长度
II. 突发传输通过 HTRANS[1:0] 指定传输状态如“SEQ”、“IDLE”等
III. 突发传输在传输前必须指定传输数据的长度
IV. 突发传输所传输数据的地址既可以顺序提高也可以循环递增
V. 突发传输通过支持数据块的连续传输来提高传输效率
VI. WRAP4 类型的突发传输支持的传输数据块长度必须是 4 个字
答案：E III、V
解析：
I：正确。突发传输长度由突发类型 (如 INCR4/WRAP4) 隐含，非显式指定。
II：正确。WRAP4 长度固定 4 个传输 (每个传输大小由 HSIZE 定，不一定是 1)。
III/IV/V：正确。HSIZE 指定每次传输大小，HTRANS 指定状态，地址可递增或回环，提高效率。