

# 电子系统设计基础


## 课程教学目标

- 该课程可以使学生了解电子系统设计的基本原理和方法，树立系统早期建模和仿真的思想，掌握系统实现的主要技术，如ASIC设计、可编程逻辑器件设计等。
- 通过该课程的学习，学生可以具备现代电子系统设计的基础知识和一定的设计应用能力。


# 第一章 绪论

1. 传统硬件设计方法
2. 现代EDA技术
3. HDL简介
4. 常用的EDA工具
5. PLD简介

# 电子系统结构图



- 电子系统的子系统一般分为：模拟子系统、数字子系统、模/数混合子系统以及处理器子系统等。




- 电子系统的实现是以电子元器件、单元电路为基础的，因此在电子元器件发展的不同阶段，电子系统也呈现出不同的特征。

例如：电子管→晶体管→集成电路

- 集成化的电子系统是现代大规模复杂系统的发展趋势。
- 产生新的系统设计方法：电子设计自动化  
(EDA: Electronic Design Automation)



英国制造的早期真空管  
(公元1905年)



第一台计算机ENIAC，1946



(晶体管)

晶体管



晶体管计算机TRADIC(1954年)





中小规模集成电路



**IBM-PC 1981**

# 目前的电子系统



超大规模集成电路





天河二号（2013年）



神威·太湖之光（2016年）


超级计算机

# 电子系统设计的内容

- 以微机为例







# 一、系统级设计

- 系统级设计是高层设计，需要建立系统模型。
- 系统模型是将电子系统抽象化以后得到的描述系统功能和性能的数学模型和算法模型；
- 建立、分析、验证系统模型要使用相应的软件设计工具；
- 不考虑实际的操作和算法用什么方法来实现，考虑更多的是系统的结构及其工作过程是否能达到系统设计指标的要求。



## 二、电路板级设计

- 电路级设计：就是利用电子技术和电路原理设计出各功能模块的电路结构形式，给出元器件参数，达到性能指标要求。
- 首先要对系统进行合理地划分；
- 然后利用成熟的模拟电路、数字电路的基本结构作为单元电路进行搭建。

# PCB板设计

- **PCB板的设计**：就是在它上面安装实现系统的所有元器件，并按照规定要求将元器件连接成一个可以正常工作的系统。
- 在**PCB**板上完成给电路供电、提供输入信号、输出驱动信号给外部设备等工作，支持系统测试。
- **PCB**板的设计和实现必须使整个系统的硬件电路满足电磁兼容的要求。



### 三、集成电路（**IC**）设计

- 集成电路设计（芯片设计）是将控制、运算和数据处理等功能集成在半导体芯片上。
- 芯片设计有两种：一种是设计专用功能的芯片，即设计**ASIC**芯片；另一种是利用现成芯片进行新功能的开发，也叫做二次开发。
- **ASIC**芯片已经成为构建电子系统的主要器件，并向系统芯片（**SOC**）发展；
- **SOC**即在同一块芯片上集成了控制部件（微处理器、存储器、**I/O**接口）和执行部件（微型开关、微机械），能够自成体系、独立工作的芯片。

# 什么是EDA技术

**EDA: Electronic Design Automation**

EDA技术是一门迅速发展的高新技术，是现代电子设计技术的核心技术，代表了电子设计技术的发展方向。

## 几个术语

**IC : Integrated Circuit**

**HDL: Hardware Description Language**

**PLD: Programmable Logic Device**

**FPGA: Field Programmable Gate Array**

**CPLD: Complex Programmable Logic Device**

**ASIC: Application Specific Integrated Circuit**

**IP : Intellectual Property**

# 传统硬件设计方法

## 主要特征:

1. 采用自下而上(**Bottom Up**)的设计方法
2. 采用通用的数字逻辑器件
3. 在系统硬件设计的后期进行仿真和调试
4. 主要设计文件是电路原理图

# 传统硬件设计方法

- 布尔函数——卡诺图
- 数字电路设计的基本方法

- 组合电路设计

问题→逻辑关系→真值表→化简→逻辑图

- 时序电路设计

列出原始状态转移图和表→状态优化→状态分配→触发器选型→求解方程式→逻辑图

# 传统硬件设计方法

- 使用中、小规模器件设计电路（如**74**系列）
  - 编码器（**74LS148**）
  - 译码器（**74LS154**）
  - 比较器（**74LS85**）
  - 计数器（**74LS193**）
  - 移位寄存器（**74LS194**）
  - .....



# 传统硬件设计方法

## ■ 设计方法的局限

- 卡诺图只适用于输入比较少的函数的化简。
- 采用“搭积木”的方法的方法进行设计。必须熟悉各种中小规模芯片的使用方法，从中挑选最合适的器件，缺乏灵活性。
- 设计系统所需要的芯片种类多，且数量很大。

# 传统硬件设计方法

- 采用中小规模器件的局限

- 电路板面积很大，芯片数量很多，功耗很大，可靠性低——提高芯片的集成度
- 设计比较困难——能方便地发现设计错误
- 电路修改很麻烦——提供方便的修改手段

- **EDA技术和PLD器件**的出现改变了这一切

# 关于**EDA**技术

## **EDA**技术的含义


以计算机为工作平台，以**EDA**软件工具为开发环境，以硬件描述语言为设计语言，以可编程器件为实验载体，以**ASIC**、**SOC**为目标器件，以电子系统设计为应用方向的电子产品自动化设计过程。

- 随着集成电路的规模越来越大，电子系统的复杂度越来越高，传统的设计方法已经无法适应了；
- 利用计算机来完成重复性、复杂的设计工作成为一种有效的设计方式；
- 在集成电路设计领域比较具有代表性。



## 1. EDA技术的发展

- 第一代，二十世纪七十年代，版图的设计和印刷板（PCB）的布局布线；
- 设计方法依然是自下而上；
- 代表厂商：Applicon, Calma和Computer Vision

## PCB布局布线 (layout)



## 版图实例



- 第二代，八十年代初，门级电路的设计层次，功能包括逻辑图设计输入、仿真、自动布局布线和验证，版图将由工具自动生成；
- 代表： **Daisy, Mentor, Valid, Cadence**



- 第三代，八十年代末，基于硬件描述语言（**HDL: Hardware Description Language**）、仿真和综合设计。

## EDA设计技术

**EDA**技术之所以被称为自动化技术，是因为在设计过程中主要的设计、优化和仿真等工作都是由计算机完成的，工程师只要给出系统的描述即可，因此**EDA**技术是以计算机作为工作平台，并要安装**EDA**软件工具作为开发环境。

# IP复用技术与SoC

**IP（Intellectual Property）：** 原来的含义是指知识产权、著作权，在IC设计领域指实现某种功能的设计。

**IP核（IP模块）：** 指功能完整，性能指标可靠，已验证的、可重用的电路功能模块。


**IP复用（IP reuse）**

# IP核与SoC设计

软IP--用VHDL等硬件描述语言描述的功能块，但是并不涉及用什么具体电路元件实现这些功能。

固IP--完成了综合的功能块。

硬IP--供设计的最终阶段产品：掩膜。



**SoC: SYSTEM on a CHIP**

# 关于**EDA**技术

## **EDA**技术的主要内容

- ①大规模可编程逻辑器件
- ②硬件描述语言(HDL)
- ③软件开发工具

# 关于**EDA**技术

## **EDA**设计流程

### ①源程序的编辑和编译

原理图输入方式

状态图输入方式

**HDL**软件程序的文本方式

### ②逻辑综合和优化


### ③目标器件的布线 / 适配

### ④目标器件的编程 / 下载

### ⑤设计过程中的有关仿真

### ⑥硬件仿真 / 硬件测试

# 关于EDA技术




**EDA设计流程**



# EDA技术的优势

- 降低了系统硬件电路的设计难度；
- 采用系统设计早期的仿真技术；
- **HDL**语言是强有力的设计工具；
- 自行设计**ASIC**芯片；
- 主要文件是**HDL**源程序。

# Top-down设计



Top-down的设计须经过“设计—验证—修改设计—再验证”的过程，不断反复，直到结果能够实现所要求的功能，并在速度、功耗、价格和可靠性方面实现较为合理的平衡。


# Bottom-up设计

**Bottom-up设计**，即自底向上的设计，由设计者调用设计库中的元件(如各种门电路、加法器、计数器等)，设计组合出满足自己需要的系统

缺点：效率低、易出错

# 自顶向下设计系统硬件的过程

## EDA技术的设计层次



## 自顶向下设计方法

- 自顶向下（**Top Down**）的系统设计方法，就是从系统总体要求出发，从上层至下层逐步地将设计内容细化，然后完成系统硬件的整体设计。

# 自顶向下设计方法

自顶向下设计方法（前端设计）分为三个层次：

- 第一层：系统级描述

对系统的数学模型的描述，决定系统做什么及性能如何，不考虑系统的实际操作和用什么方法来实现，是一种抽象的描述。

2

...

```
begin
  if a=b then
    equal <= '1';
  else
    equal <= '0';
  end if;
end process comp;
```

- 第二层： **RTL**级描述

寄存器传输描述（**Register Transfer Level**）的重点是寄存器和其间的逻辑。

与系统级相比，**RTL**级的描述更加规范和严格，可以使用工具转换为门级电路；但比起门级电路，**RTL**级描述更清晰，容易理解。

- 软件工具：提供**RTL**级编程环境（**HDL**语言） **RTL**级仿真



- 第三层：门级网表

利用逻辑综合工具将**RTL**级描述程序转换成用基本逻辑元件表示的文件（门级网表文件）。

门级网表文件分为：

一般性的网表文件：与物理实现技术无关


目标网表文件：与物理实现技术有关

# 逻辑综合过程

```
always @(posedge clock)
  if(set)
    data_out = 1'b1;
  else if(reset)
    data_out = 1'b0;
  else if(enable)
    data_out = data_in;
```


RTL 级 HDL 描述

转换



一般性网表文件  
(与实现技术无关)

优化与映射




目标网表文件  
(与实现技术有关)

# HDL

## •什么是硬件描述语言？

就是可以描述硬件电路的功能、信号连接关系以及定时关系的语言。  
它能比电原理图更有效地表示硬件电路的特性。



ENTITY mux IS

⋮

END mux ;

ARCHITECTURE struct

OF mux IS

⋮

END struct ;

ENTITY mux IS

PORT(d0, d1, sel: IN BIT;

q: OUT BIT);

END mux;

ARCHITECTURE connect OF mux IS

BEGIN

calc: PROCESS(d0, d1, sel)

VARIABLE tmp1, tmp2, tmp3: BIT;

BEGIN

tmp1:=d0 AND sel;

tmp2:=d1 AND (NOT sel);

tmp3:=tmp1 OR tmp2;

q<=tmp3;

END PROCESS;

END connect;

二选一数据选择器

(a)电路原理图表示

(b)VHDL语言描述

# 软件语言与硬件描述语言的比较

(a) 软件语言设计目标流程



(b) 硬件描述语言设计目标流程



# HDL语言

- 硬件描述语言有数十种之多，常用的有**VHDL**、**Verilog HDL**、**ABEL\_HDL**。

- 三种语言的对比：

- ①逻辑描述层次（分三个层次，即行为级、**RTL**级、门级描述）

- VHDL**语言是一种高级描述语言，适用于行为级和**RTL**级的描述；

- Verilog**语言和**ABEL**语言是一种较低级的描述语言，适用于**RTL**级和门电路级的描述；

- ②设计要求

- VHDL**进行电子系统设计时可以不了解电路的结构细节，设计者所做的工作较少；**Verilog**和**ABEL**语言进行电子系统设计时必须了解电路的结构细节，设计者所做的工作较多；

- ③综合过程

- VHDL**语言源程序综合过程较复杂，几乎不能直接控制门电路的生成；而**Verilog**和**ABEL**语言源程序综合过程较简单，易于控制电路资源；

# 综合 (Synthesis)

**综合就是将设计者在EDA平台上编辑输入的HDL文本、原理图或状态图形描述，依据给定的硬件结构组件和约束控制条件进行编译、优化、转换和综合，最终获得门级电路甚至更底层的电路描述网表文件。**

# HDL综合

设计过程中的每一步都可称为一个综合环节。

- (1) 从自然语言转换到HDL语言算法表示，即自然语言综合；**
- (2) 从算法表示转换到寄存器传输级(Register Transport Level, RTL)，即从行为域到结构域的综合，即行为综合；**
- (3) RTL级表示转换到逻辑门(包括触发器)的表示，即逻辑综合；**

# HDL综合

设计过程中的每一步都可称为一个综合环节。

**(4) 从逻辑门表示转换到版图表示(ASIC设计), 或转换到FPGA的配置网表文件, 可称为版图综合或结构综合。有了版图信息就可以把芯片生产出来了。有了对应的配置文件, 就可以使对应的FPGA变成具有专门功能的电路器件。**



# 布局布线

布局布线可理解为将综合生成的电路逻辑网表映射到具体的目标器件中实现，并产生最终的可下载文件的过程。布局布线将综合后的网表文件针对某一具体的目标器件进行逻辑映射，把整个设计分为多个适合器件内部逻辑资源实现的逻辑小块，并根据用户的设定在速度和面积之间做出选择或折中；

布局是将已分割的逻辑小块放到器件内部逻辑资源的具体位置，并使它们易于连线；布线则是利用器件的布线资源完成各功能块之间和反馈信号之间的连接。

# 时序分析与时序约束

时序分析，或者称为静态时序分析（STA），是指分析设计中所有的时序路径（Timing Path），计算每条时序路径的延时，检查每一条时序路径尤其是关键路径是否满足时序要求，并给出时序分析和报告结果，只要该路径的时序裕量（Slack）为正，就表示该路径能满足时序要求。

# 仿真 (Simulation)

仿真是对所设计电路的功能的验证

功能仿真 (**Function Simulation**)

时序仿真 (**Timing Simulation**)

# 编程与配置

把适配后生成的编程文件装入到PLD器件中的过程称为下载。

通常将对基于EEPROM工艺的非易失结构PLD器件的下载称为编程（Program），将基于SRAM工艺结构的PLD器件的下载称为配置（Configure）。

# 常用EDA工具

当今广泛使用的以开发FPGA和CPLD为主的EDA工具,  
及部分关于ASIC设计的EDA工具

EDA工具大致可以分为如下5个模块:

设计输入编辑器

HDL综合器

仿真器

适配器(或布局布线器)

下载器

# 常用EDA工具

## 仿真器

按处理的硬件描述语言类型分，HDL仿真器可分为：

- (1) VHDL仿真器。
- (2) Verilog仿真器。
- (3) Mixed HDL仿真器(混合HDL仿真器，同时处理Verilog与VHDL)。
- (4) 其他HDL仿真器(针对其他HDL语言的仿真)。

按仿真的电路描述级别的不同，HDL仿真器可以单独或综合完成以下各仿真步骤：

- (1) 系统级仿真。
- (2) 行为级仿真。
- (3) RTL级仿真。
- (4) 门级时序仿真。

# 常用EDA工具

## 适配器(布局布线器)

适配器的任务是完成目标系统在器件上的布局布线。适配，即结构综合通常都由可编程逻辑器件的厂商提供的专门针对器件开发的软件来完成。这些软件可以单独或嵌入在厂商的针对自己产品的集成EDA开发环境中存在。

# FPGA/CPLD开发工具


| 软 件                                                                                               | 说 明                                                                                                                                                                                                                                                                       |
|---------------------------------------------------------------------------------------------------|---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| <br>MAX+PLUS® II | MAX+Plus II 是 <u>Altera</u> 的集成开发软件, 使用广泛, 支持 <u>Verilog</u> HDL、VHDL 和 AHDL, MAX+Plus II 发展到 10.2 版本后, 已不再推出新版本                                                                                                                                                          |
| <br>QUARTUS® II  | <u>Quartus II</u> 是 <u>Altera</u> 继 MAX+Plus II 后的第 2 代开发工具                                                                                                                                                                                                               |
|                  | 从 <u>Quartus II</u> 15.1 开始, <u>Quartus II</u> 更名为 <u>Quartus Prime</u> 。 <u>Quartus Prime</u> 已发布的最新版本是 20.0, <u>Quartus Prime</u> 集成了新的 Spectra-Q 综合工具, 支持数百万 LE 单元的 FPGA 器件的综合; 集成了新的前端语言解析器, 扩展了对 VHDL-2008 和 System Verilog-2005 的支持                                 |
|                  | ISE 是 <u>Xilinx</u> 的 FPGA/CPLD 的集成开发软件, 提供从设计输入到综合、布线、仿真、下载的全套解决方案, 并提供与其他 EDA 工具的接口                                                                                                                                                                                     |
|                  | <u>Vivado</u> 设计套件是 <u>Xilinx</u> 公司 2012 年发布的新的集成设计环境。包括高度集成的设计环境和新一代从系统到 IC 级的工具, 均建立在共享的可扩展数据模型和通用调试环境基础上。 <u>Vivado</u> 是基于 AMBA AXI4 互连规范、 <u>IP-XACT</u> IP 封装元数据、工具命令语言 (TCL)、 <u>Synopsys</u> 系统约束 (SDC) 及其他有助于根据客户需求量身定制设计流程并符合业界标准的开放式环境, 支持多达 1 亿个等效 ASIC 门的设计 |
|                | <u>Xilinx</u> 于 2019 年 10 月发布的统一软件平台, 进一步模糊了软硬件开发的边界, 为云端、边缘和混合计算提供了统一的开发环境                                                                                                                                                                                               |
|                | <u>ispLEVER Classic</u> 是 <u>Lattice</u> 的 FPGA 设计环境, 支持 FPGA 器件的整个设计过程, 从概念设计到 JEDEC 或位流编程文件输出                                                                                                                                                                           |
|                | Diamond 软件也是 <u>Lattice</u> 的开发工具, 支持 FPGA 从设计输入到位流文件下载的整个流程。支持 Windows 7、Windows 8 等操作系统                                                                                                                                                                                 |



# 逻辑综合器 (Synthesizer)


| 软 件                                                                                | 说 明                                                                                                                                                                                                                                                                                                                           |
|------------------------------------------------------------------------------------|-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
|   | <p><u>Synplify</u>、<u>Synplify Pro</u> 和 <u>Synplify Premier</u> 是 <u>Synopsys</u> 的 <u>VHDL/Verilog HDL</u> 综合软件。<u>Synplify Premier</u> 功能最强，内部集成 <u>Identify RTL</u> 调试仪，能快速查错；与 <u>VCS</u> 仿真器集成并支持 <u>DesignWare IP</u> 时序性能分析；支持 <u>Verilog</u>、<u>SystemVerilog</u>、<u>VHDL</u>、<u>VHDL-2008</u> 和混合语言编程；支持单机或多机综合</p> |
| Precision Synthesis                                                                | <p><u>Precision Synthesis</u> 是 <u>Mentor Graphics</u> 的综合工具，集成了支持最小面积、功耗以及最佳性能等多项设计目标的优化策略的逻辑综合算法，支持 <u>VHDL</u>、<u>Verilog-2001</u> 以及 <u>System Verilog</u> 等语言</p>                                                                                                                                                        |
|  | <p><u>Leonardo Spectrum</u> 也是 <u>Mentor Graphics</u> 的综合软件，并作为 <u>FPGA Advantage</u> 软件的一个组成部分，<u>Leonardo Spectrum</u> 可同时用于 <u>FPGA/CPLD</u> 和 <u>ASIC</u> 设计两类目标</p>                                                                                                                                                      |

# 仿真工具 (simulation tools)


| 软 件                                                                                                            | 说 明                                                                                                                                                                  |
|----------------------------------------------------------------------------------------------------------------|----------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| <br>ModelSim/QuartaSim        | ModelSim 是 Mentor Graphics 的 VHDL/Verilog HDL 混合仿真软件，属于编译型仿真器，速度快。QuartaSim 是 ModelSim 的增强版，增加了 System Verilog 仿真的功能，两者的指令操作基本相同                                     |
| <br>Active HDL/Riviera-PRO    | Active HDL 是 Aldec 的 VHDL/Verilog HDL 仿真软件，简单易用，提供超过 120 种 EDA 软件接口；Riviera-PRO 是 Aldec 更为高端的 VHDL/Verilog HDL 仿真软件，支持 VHDL、Verilog、EDIF、System Verilog、System C 等语言 |
| <br>NC-Verilog/NC-VHDL/NC-Sim | 这几个软件都是 Cadence 公司的 VHDL/Verilog HDL 仿真工具，其中 NC-Verilog 的前身是著名的 Verilog 仿真软件 Verilog-XL，用于对 Verilog 程序进行仿真；NC-VHDL 用于 VHDL 仿真；而 NC-Sim 则能够对 VHDL/Verilog HDL 进行混合仿真  |
| <br>VCS/Scirocco              | VCS 是 Synopsys 公司的编译型 Verilog HDL 仿真器，支持 OVI 标准的 Verilog 语言、PLI 和 SDF；Scirocco 是 Synopsys 的 VHDL 仿真器                                                                 |

# FPGA / CPLD设计流程

应用FPGA/CPLD的EDA开发流程:



# 数字设计的流程



基于**FPGA/CPLD**的数字系统设计流程

# 可编程逻辑器件

## 数字逻辑器件

### ① 通用型(通常是**SSI**、**MSI**)

优点：适应性强（理论上可实现复杂的数字系统）、设计周期短、成本低

缺点：功耗大、体积大、可靠性差、设计较被动。

### ② 专用型(通常是**LSI**、**VLSI**)

优点：功耗小、体积小、可靠性高

缺点：适应性差（只适用专用数字系统）、设计周期长、成本高。



# PLD出现的背景

- 电路集成度不断提高
  - **SSI→MSI→LSI→VLSI**
- 计算机技术的发展使**EDA**技术得到广泛应用
- 设计方法的发展
  - 自下而上→自上而下
- 用户需要设计自己需要的专用电路
  - 专用集成电路（**ASIC—Application Specific Integrated Circuits**）开发周期长，投入大，风险大
  - 可编程器件**PLD**：开发周期短，投入小，风险小

# PLD器件的优点

- 集成度高，可以替代多至几千块通用**IC**芯片
  - 极大减小电路的面积，降低功耗，提高可靠性
- 具有完善先进的开发工具
  - 提供语言、图形等设计方法，十分灵活
  - 通过仿真工具来验证设计的正确性
- 可以反复地擦除、编程，方便设计的修改和升级
- 灵活地定义管脚功能，减轻设计工作量，缩短系统开发时间
- 保密性好

# PLD概述

- 可编程逻辑器件 (**PLD**) 是用来实现定制逻辑功能的、用户可自由配置的数字集成电路 (**ICs**) 。
- 可编程逻辑器件可以利用其内部逻辑结构实现任何的布尔表达式或者寄存器功能。
- 相反， 现有的逻辑集成电路只能提供特定的逻辑功能， 不能通过修改来满足具体电路的设计要求 。
- 现在， **PLD**制造商已经能够供应集成度和性能比分离元件高， 而单位功能成本低于分离元件的可编程器件。
- 可编程逻辑器件 已经成为比分离元件以及类似专用集成电路（ **ASICs** ） 的全定制或者半定制器件更受欢迎的 产品。



# PLD概述

## 2) PLD的特点

- ①是作为通用型器件产生，其逻辑功能又是由用户自定义的专用器件；
- ②是介于通用型和专用型之间的逻辑器件，即，既具有通用型的优点，又具有专用型的长处，同时还具有设计主动性和保密性的优点；
- ③逻辑功能的编程具有可重复性。

**PLD在80年代以后发展非常快，主要产品有：**

- ①PAL——可编程阵列逻辑；
  - ②GAL——通用阵列逻辑；
  - ③CPLD——复杂可编程逻辑器件；
  - ④FPGA——现场可编程门阵列
- } 集成度非常高，也叫高密度  
可编程逻辑器件**HDPLD**

# PLD概述

3)

**PLD**改变了传统的数字系统设计方法，极大的减轻了电路设计和**PCD**设计的工作量和难度，增强了设计的灵活性和可修改性，提高了工作效率。

**结论：** **PLD**是设计和实现数字系统的理想器件。