

第3章 可编程逻辑器件的工作原理

可编程逻辑器件（PLD）是目前电子系统设计中常用的一种超大规模集成电路，具有功能强、使用灵活、修改方便等优势。用户可以从厂家购买 PLD 器件，并可以自主对其内部的硬件结构进行修改，实现所需的功能。随着集成电路设计方式和工艺技术的不断发展，可编程逻辑器件的性能越来越强，应用越来越广泛，成为备受电子系统设计者关注的器件。本章我们介绍可编程逻辑器件的工作原理及设计。

3.1 概述

3.1.1 可编程逻辑器件的概念

我们在学习数字逻辑电路的时候，经常用一些中小规模的逻辑器件（如 74 系列）来搭建数字系统。这些中小规模的逻辑器件可以实现固定的逻辑功能，比如图 3-1 所示的 74xx04 和 74xx08 分别是实现六个非门和四个与门的逻辑器件。这些逻辑器件从工厂生产出来以后，其内部结构就无法改变了，功能也是固定的，而且每个芯片内部包含的逻辑门个数也较少。对于 74xx04 来说，它的 1 号管脚固定的就是输入管脚，2 号管脚固定的就是输出管脚，而且 2 号管脚的输出信号是 1 号管脚输入信号的逻辑反相信号。对于 74xx08 来说，它的 1 号、2 号和 3 号管脚组成一个两输入的与门，1 号、2 号管脚是固定的输入管脚，3 号管脚是固定的与门结果输出信号。




图 3-1 中小规模集成电路 74 系列示例

采用中小规模逻辑器件构建的数字系统功能固定，灵活性不强。如果数字系统比较复杂的话，所用的元器件个数就比较多，PCB 板面积也比较大，故障概率较高。另一种实现数字系统的方式是直接把数字系统做成一块专用芯片，即采用 ASIC 设计方式，可以大大缩小产品体积、减小功耗，提高速度、可靠性等性能，但是 ASIC 方式前期投入高，设计周期长，而且需要集成电路生产厂家协助完成，对于一般用户来说也难以接受。




图 3-2 PLD 设计示例

可编程逻辑器件是一种由用户编程来实现所需逻辑功能的逻辑器件。这种逻辑器件在半导体厂家生产出来以后,并不具备固定的逻辑功能,用户可以在自己的实验室里对它们进行编程设计,从而实现自己想要的逻辑功能。图 3-2 给出 PLD 的一个说明示意图,图中 2、3、4 号管脚是用户可以编程设定的管脚,用户可以根据需要把 2、3 号管脚设定为输入管脚,4 号管脚设定为输出管脚,实现一个与门功能,如图(a)所示。也可以把 3、4 号管脚设定为输入管脚,2 号管脚设定为输出管脚,实现一个或门功能,如图(b)所示。这样的话,用户可以利用一块 PLD 来实现不同的功能,修改灵活方便,而且前期投资小,设计周期短。

3.1.2 可编程逻辑器件的发展

可编程逻辑器件是 20 世纪 70 年代初开始发展起来的。早期的 PLD 器件有只读存储器(PROM)、紫外线可擦除只读存储器(EPROM)和电可擦除只读存储器(EEPROM)三种。由于结构的限制,它们只能完成简单的数字逻辑功能。其后,出现了结构复杂一些的 PLD,主要产品有可编程阵列逻辑 PAL 门(Programmable Array Logic: PAL)和通用阵列逻辑 GAL 门(Generic Array Logic: GAL)。

这些早期的 PLD 器件可以实现速度特性较好的逻辑功能,但其过于简单的结构使它们只能实现规模较小的电路。到了 20 世纪 80 年代中期,出现了类似于 PAL 结构的扩展型复杂可编程逻辑器件(Complex Programmable Logic Device: CPLD)和类似于标准门阵列的现场可编程门阵列(Field Programmable Gate Array: FPGA),它们都具有体系结构和逻辑单元灵活、集成度高、使用范围宽等特点。与其它 ASIC 相比,它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定及可实时在线检验等优点,因此被广泛应用于产品的原型设计和小批量产品生产。

FPGA 起源于美国的 Xilinx 公司,其创新概念形成于 1984 年,开发目标一开始就很明确,就是将 LSI/VLSI 的高逻辑密度及通用性和用户可编程器件的设计灵活、上市快捷以及成品的高效性结合起来。在 1985 年, Xilinx 推出了第一个 FPGA 芯片。其后的十几年中,许多公司都开发出了多种类型的可编程逻辑器件。比较典型的是 Xilinx 公司和 Altera 公司(2015 年被 Intel 公司收购)的 PLD 系列器件,它们已经占据了较大的 PLD 市场。另外,还有 TI 公司的 TPC 系列和 Lattice 公司的 ispLSI 系列等。

进入了二十一世纪以来,可编程逻辑器件在规模、结构、工艺和设计方式上有了进一步的发展。以 FPGA 为例,器件规模可以达到千万门级,内部不仅有可编程逻辑部分,还添加了诸如 DSP 模块、存储器、时钟管理模块和高速 I/O 接口等硬件资源,使用户的设计更加方便、快捷。目前可编程逻辑器件与微处理器的融合更加紧密,形成了在一块芯片内部既有微处理器又有可编程逻辑的 SoC 芯片,如 Xilinx 公司的 Zynq-7000 和 Altera 公司的 Cyclone V 系列等,就是采用可编程逻辑与 ARM 处理器内核相结合的系统级的设计平台。

3.1.3 现场可编程性

早期的 PLD 器件是只读存储器,如 EPROM 等。这类 PLD 在进行编程设计时,一般需要专门的擦除设备和编程环境(俗称“烧写”)。PLD 烧写完成以后,再放置到实际系统中使用,即 PLD 的烧写环境和使用环境是分开的,使用起来不是很方便。目前最主要的可编程逻辑器件是 FPGA 和 CPLD,它们都具有现场可编程性(Field-Programmability)。

所谓现场可编程性就是指用户任何时候都可以通过电路板上的下载电缆或硬件编程器来修改 FPGA/CPLD 的配置,以达到修改逻辑功能的目的。也就是说用户可以在实际系统的现场对 PLD 进行内部结构修改,不需要把芯片送回半导体厂家修改或者不需要有特殊的设备对 PLD 进行修改。

图 3-3 说明了 PLD 的现场可编程性。用户在 PC 机上采用 EDA 设计环境进行“自顶向下”的

数字系统设计和仿真，设计完成后得到的文件叫做配置文件。用户可以直接将配置文件通过下载电缆装载到实验系统的 FPGA/CPLD 芯片中，也可以将配置文件烧写到非易失性存储器中，通过非易失性存储器对 FPGA/CPLD 芯片进行装载。当配置文件被装载到 FPGA/CPLD 中以后，实验系统就可以按照用户的设计进行工作了，结果可以通过输出设备（如数码管、显示屏等）显示出来。如果用户要修改自己的设计，只需要在 PC 机上重新设计、重新生成配置文件、重新装载 FPGA/CPLD 芯片就可以了，整个修改过程就在实验现场完成，实验系统的硬件电路可以不做修改。

这种现场可编程性的优势是缩短了数字系统设计的建模、仿真、调试时间，使产品能快速地投放市场。同时可编程器件可以反复擦除和配置，便于修改，非常适合于初学者的学习和高校的教学。FPGA/ CPLD 与其他几种集成电路的性能比较见表 3-1，从中我们可以看出 FPGA/CPLD 的优势所在。




图 3-3 现场可编程性图示

表 3-1 几种集成电路的性能比较

	全定制 IC	基于单元的 IC	基于门阵列的 IC	高密度的 PLD
速度	√√	√	√	√
集成密度	√√	√	√	√
大批量的费用	√√	√√	√	√
小批量的费用			√	√√
投放市场时间			√	√√
降低风险				√√
未来的修改				√√
开发工具	√	√	√	√√
教学目标				√√

√: 性能好 √√: 性能很好

3.2 简单 PLD 的工作原理

PLD 可编程设计的方式使数字系统的设计更加灵活方便，也是这类器件的优势所在。从早期的简单 PLD 到现在高集成度的 PLD，其可编程的方式和工艺都有一些不同。本小节将介绍各种 PLD 的工作原理。

3.2.1 PROM 的工作原理

我们以 PROM 为例来介绍简单 PLD 的工作原理。由于 PLD 的结构比较复杂，为了使得图示比较清楚，先说明一下 PLD 结构图中用到的一些图示符号，如图 3-4 所示。比如三输入与门的传统表

示法是三个输入端 A、B、C 各有一根横线接入与门，而在 PLD 表示法中，接入到与门的只有一根横线，各输入端通过竖线和交叉点表示接入与门，注意此处 A、B、C 三个输入并不直接相连。




图 3-4 PLD 图示表示法



图 3-5 PLD 连接表示

由于 PLD 的内部结构是可以通过编程来修改的，因此还设定了连接线交叉点处的几种情况，如图 3-5 所示。横线和竖线交叉点处如果没有符号，则表示横线和竖线不连接；有黑点表示横、竖线是固定连接在一起的，无法断开；有十字叉符号表示这个连接点是可以编程的方式来连接的。

由数字逻辑电路的知识可以知道，任意一个组合逻辑都可 5 以用输入变量的“与-或”表达式来描述，因此 PROM 的结构是由一个与门阵列和一个或门阵列组成的，如图 3-6 所示。其中 $I_2 \sim I_0$ 为输入端， $O_3 \sim O_0$ 为输出端，与门阵列是固定连接，或门阵列是可编程连接，另外输入端还有一个互补输入缓冲器阵列，将每个输入变量都变为同相和反相两路输入。




图 3-6 PROM 内部阵列示意图

从图 3-6 可以看出，PROM 的与门阵列是一个全排列的阵列，即如果有 n 个输入端，每个输入端有同相和反相 2 种信号，则信号的全部组合就有 2^n 种。图中所示 $n=3$ ，则信号的组合就有 8 种，需要有 8 个与门，每个与门的输出相当于产生一个乘积项（即逻辑乘运算）。或门阵列是可编程结构，可根据用户需求将某些交叉点连通，实现多个乘积项之和（即逻辑加运算）。图 3-7 所示为实现用户逻辑的实例，输出逻辑函数为：

$$O_0 = \bar{I}_2 \bar{I}_1 \bar{I}_0 + \bar{I}_2 I_1 \bar{I}_0 + I_2 \bar{I}_1 \bar{I}_0 = \bar{I}_1 \bar{I}_0 + \bar{I}_2 I_1 \bar{I}_0$$

$$O_1 = \bar{I}_2 \bar{I}_1 I_0 + \bar{I}_2 I_1 I_0 + I_2 \bar{I}_1 I_0 = \bar{I}_1 I_0 + \bar{I}_2 I_1 I_0$$

$$O_2 = \bar{I}_2 I_1 \bar{I}_0 + \bar{I}_2 I_1 I_0 + I_2 \bar{I}_1 \bar{I}_0 + I_2 \bar{I}_1 I_0 = I_1$$

$$O_3 = I_2 \bar{I}_1 \bar{I}_0 + I_2 \bar{I}_1 I_0 + I_2 I_1 I_0 = I_2 \bar{I}_1 + I_2 I_1 I_0$$

如果将输入 $I_2 \sim I_0$ 作为地址线，输出 $O_3 \sim O_0$ 作为数据线，则图 3-7 也可以看成是 PROM 中存储了 8 个 4 比特的数据，具体如图中的表所示。




图 3-7 PROM 实现逻辑实例

PROM 采用与-或阵列可以方便地实现多个输入和多个输出的组合逻辑。它的缺点是每当输入增加一个，与门阵列的规模就会翻一番，芯片面积增大，功耗也会增加，所以阵列规模不能做的太大。

以与-或阵列来构建的 PLD 还有可编程阵列逻辑器件 (PAL)，但它与 PROM 相反，与门阵列可编程连接，或门阵列固定连接，如图 3-8 所示。如果与门阵列和或门阵列都采用可编程的连接方式，则就得到更为一般的扩展型的可编程逻辑阵列 (Programmable Logic Array: PLA)，如图 3-9 所示。可以说 PROM 和 PAL 是 PLA 的特例。




图 3-7 PAL 内部阵列示意




图 3-8 PLA 结构示意图

PROM 和 PAL 的可编程连接点采用的都是熔丝编程工艺，即在每个可编程连接点上都接了熔丝开关。如果连接点需要连通，则保留熔丝；如果连接点不需要连通，则用编程大电流熔断熔丝。熔丝开关的缺点是熔断之后就不能再恢复，只能一次性使用，并且占用面积比较大，不利于大规模集成。

3.2.2 GAL 的工作原理

与-或阵列结构可以快速实现组合逻辑功能，但是也有两个问题，第一个是单个大阵列实现非常复杂的逻辑功能会降低编程密度，第二个是无法实现时序逻辑功能。因此在 PAL 和 GAL 的

结构中把一个大阵列划分为多个部分，又增加了触发器和反馈结构。GAL 是在 PAL 的基础上发展起来的 PLD，其结构和 PAL 相似，也是采用与-或阵列形式，但是 GAL 在工艺、性能和结构上有了一些改进。

首先，GAL 增加了输出逻辑宏单元（Output Logic Macro Cell: OLMC）。OLMC 有多种组态供用户选择，增强了器件的通用性和灵活性。另外，通用型 GAL 采用了与门阵列可编程、或门阵列固定的结构，也有采用与门阵列和或门阵列都可编程的结构，即类似于 PLA 的结构。

其次，GAL 的可编程连接点不再采用熔丝工艺，而是采用电可擦除 CMOS 工艺，即悬浮栅存储电荷的方法。在编程时向浮栅注入电子，使浮栅 MOS 管处于截止状态；在擦除时，浮栅中的电子泄放，使浮栅 MOS 管处于导通状态。因此 GAL 器件可以反复编程，而且编程的速度快、功耗低。

我们以通用型 GAL16V8 为例来介绍 GAL 器件的结构和特性。图 3-9 所示为 GAL16V8 的内部结构图，图 3-10 为 GAL16V8 的外形图。




图 3-9 GAL16V8 内部结构图




图 3-10 GAL16V8 外形图

1. GAL16V8 基本结构

(1) 1 号管脚为系统时钟输入端（CLK），11 号管脚为输入三态公共使能端（OE），10 号管

脚为接地端（GND），20号管脚为电源端（Vcc）。


（2）2~9号管脚为输入管脚，可以输入用户变量到与门阵列。12~19号管脚即可作为输入管脚又可作为输出管脚，是双向的 I/O 管脚，因此该器件最多有 16 个输入管脚，最多有 8 个输出管脚。

（3）GAL16V8 内部有 8 个 OLMC，每个 OLMC 连接一个 I/O 管脚。每个 OLMC 中包含一个 8 输入端或门、一个异或门、一个 D 触发器、两个辅助门和四个数据选择器。其中 8 输入端或门就是把或门阵列分散到各个 OLMC 中的结果，所以 GAL 中没有集中式的或门阵列。


（4）与门阵列为 64 行、32 列，共有 2048 个编程单元。32 列接入 8 个输入端的同相和反相信号和 8 个来自 OLMC 的反馈信号的同相和反相信号。64 行对应 64 个乘积项，分成 8 组，每组 8 个乘积项送入一个 OLMC。

2. 编程单元地址分配

GAL16V8 内部除了完成逻辑功能的与门阵列和 OLMC 单元之外，还有一些编程单元，其地址分配如图 3-11 所示，每一行的功能如表 3-2 所示。



（a）编程单元地址分配



（b）GAL16V8 的结构控制字

图 3-11 GAL16V8 的编程单元地址分配及结构控制字

表 3-2 编程单元各地址的功能

行地址	功能
0~31	这 32 个行地址对应与阵列的 32 个输入，每行有 64 位，对应 64 个乘积项。
32	这一行是器件的电子标签，共 64 位，存放各种器件信息，如器件编号、编程日期、编程次数等。
33~59	制造厂家备用，用户不可用。
60	结构控制字，共 82 位，具体结构如图 3-11（b）所示，功

	能见表 3-3。
61	加密单元，只有一位。如果该单元被编程，就禁止对与阵列作进一步的编程和读出，可有效防止设计的电路被抄袭。当器件被整体擦除时，该单元也同时被擦除。
62	保留单元
63	整体擦除单元，只有一位。当该单元被编程时，所有编程单元被擦除，器件恢复到原始状态。

表 3-3 结构控制字中对 OLMC 有影响的各字段功能

名称	位数	功能
SYN	1	该信号是公共信号，决定是否使用寄存器。如果 SYN=0，则器件具有寄存器输出功能，时钟信号 CLK 和三态选通信号 OE 分别与芯片相连；如果 SYN=1，器件不使用寄存器，只有组合逻辑输出功能，CLK 和 OE 不连通，管脚 1 和管脚 11 作为普通输入管脚。
AC0	1	该信号是 8 个 OLMC 的公共信号，与 AC1(n)配合使用，共同控制对应 OLMC 中的四个数据选择器的状态。
AC1(n)	8	每个 OLMC 都有一个独立的 AC1(n)，n 表示管脚号，取值为 12~19。AC1(n)与 AC0 配合使用，共同控制对应 OLMC 中的四个数据选择器的状态。
XOR(n)	8	XOR(n)决定每个 OLMC 中或门输出的极性。n 表示管脚号，取值为 12~19。

3. OLMC 结构

OLMC 的结构如图 3-12 所示，包含一个 8 输入端或门、一个异或门、一个 D 触发器、四个数据选择器和一些辅助电路。

(1) 8 输入端或门的输入信号来自前面的与门阵列，完成最多 8 个乘积项之和的操作。异或门用来改变或门的输出，当 XOR(n)=1 时，或门的输出经过异或门后被反相；当 XOR(n)=0 时，或门的输出经过异或门之后极性不变。D 触发器可以对或门输出进行寄存，使该电路能够完成时序逻辑功能。

(2) 乘积项数据选择器 (PTMUX)

PTMUX 是二选一的选择器，决定或门的第一个输入是来自阵列中的一个乘积项还是来自“地”信号。该选择器的控制信号是由 AC0 和 AC1(n)经过组合以后得到的。

(3) 三态控制数据选择器 (TSMUX)

TSMUX 是四选一的选择器，用于选择输出三态缓冲器的使能信号。TSMUX 的四个输入分别是电源 VCC、地、OE 和来自阵列的第一个乘积项。该选择器的控制信号还是 AC0 和 AC1(n)。

(4) 输出数据选择器 (OMUX)

OMUX 是二选一的选择器，其两个输入分别是异或门的输出和 D 触发器的输出。如果选择异或门的输出，可以构成组合逻辑电路；如果选择 D 触发器输出，可以构成时序逻辑电路。该选择器的控制信号还是由 AC0 和 AC1(n)经过组合以后得到。

(5) 反馈数据选择器 (FMUX)

FMUX 是四选一的选择器，用于选择反馈信号的来源。它的四个输入分别是地、相邻级管脚输出、本级 D 触发器反向端输出、本级管脚输出。该选择器的控制信号为 AC0、AC1(n)和 AC1(m)，

其中 n 为本级管脚号, m 为相邻级管脚号。




图 3-12 OLMC 的结构

3. OLMC 组态

从图 3-12 的结构可知, 通过结构控制字中 SYN、AC0 和 AC1(n) 的设置, 可以控制 OLMC 形成五种不同的工作组态, 具体取值如表 3-4 所示。

表 3-4 OLMC 的不同组态

SYN	AC0	AC1(n)	工作组态
1	0	1	专用输入模式
1	0	0	专用组合输出模式
1	1	1	选通组合输出模式
0	1	1	时序电路组合输出模式
0	1	0	寄存器输出模式

1) 专用输入模式

OLMC 的专用输入模式如图 3-13 所示, 图中虚线框代表 OLMC。从图中可见, 由于输出三态缓冲器的控制端接地, 三态门处于高阻状态, 所以 I/O 端不能作为输出端, 只能作为输入端。但是该端的输入并不是从本级宏单元反馈到与门阵列的, 而是通过相邻级的宏单元反馈到与门阵列的。比如管脚 12 的信号借助管脚 13 对应的宏单元反馈, 管脚 17 的信号借助管脚 16 对应的宏单元反馈。

在该模式中, 管脚 1 和 11 作为输入端使用, 它们的信号借助管脚 19 和 12 对应的宏单元反馈输入。管脚 15 和 16 对应的宏单元没有这种工作模式, 因为它们没有向相邻宏单元反馈的连线。

2) 专用组合输出模式

OLMC 专用组合输出模式如图 3-14 所示。从图中可见, 输出三态缓冲器的控制端接 VCC, 三态门始终处于导通状态, 所以 I/O 端只能作为组合输出端, 不能作为输入端。管脚 1 和 11 可以作为输入端使用。




图 3-13 专用输入模式




图 3-14 专用组合输出模式

3) 选通组合输出模式

OLMC 选通组合输出模式如图 3-15 所示。从图中可见，来自与阵列的第一个乘积项作为输出三态缓冲器的控制端，因此或门只有最多 7 个输入。在这种模式下，I/O 端即可以作为输入端也可以作为输出端。作为输入端时，信号可以通过本级反馈通路输入；作为输出端时，输出信号也可以通过本级的宏单元反馈到与门阵列。在该模式下，管脚 1 和 11 作为输入端，但要借助人脚 19 和 12 的反馈通路，所以管脚 19 和 12 只能作为无反馈的输出端。




图 3-15 选通组合输出模式




图 3-16 寄存器输出模式

4) 时序电路组合输出模式

OLMC 时序电路组合输出模式的结构与选通组合输出模式相同，功能也相同，如图 3-15 所示。在这种模式下，管脚 1 和 11 分别作为时钟信号 CLK 和选通信号 OE，不再作为一般输入端使用，也不占用管脚 19 和 12 的反馈通路，而且其他 OLMC 中至少有一个设置为寄存器输出模式。

5) 寄存器输出模式

OLMC 寄存器输出模式如图 3-16 所示。在这种模式下，管脚 1 和 11 分别作为时钟信号 CLK 和选通信号 OE，并被所有设置成时序输出模式的 OLMC 公用。时序输出信号可以通过本级的反馈通路反馈到与门阵列。

用户可以根据实际需要，对 SYN、AC0 和 AC1(n) 进行设置，构建不同的 OLMC 工作模式。可以将所有 OLMC 设置成相同的工作模式，也可以将不同的 OLMC 设置成不同的工作模式。结构控制字的设置是通过在软件工具里编写源代码的方式来完成。

3.3 CPLD 的工作原理

随着半导体设计和制造技术的不断发展，到了二十世纪八十年代，出现了规模更大、性能更高的复杂可编程逻辑器件 CPLD。CPLD 沿用了与 GAL 门类似的结构，内部包含与门阵列、或门阵列和触发器，并在结构上进行了改进。

MAX7000 系列是 ALTERA 公司的典型 CPLD 产品，它基于第二代多阵列矩阵 (Multiple Array Matrix, MAX) 结构，采用 CMOS 工艺和 EEPROM 存储方式。MAX7000 系列又可以细分为 MAX7000、MAX7000E、MAX7000S、MAX7000A、MAX7000B 五个子系列，其中 MAX7000 可以提供 600 到 5000 个逻辑门，管脚到管脚的延迟时间为 5ns，计数器速度最高达 175.4MHz。其他几

种子系列产品在 MAX7000 的基础上增加了一些功能。本小节以 MAX7000 系列为例说明 CPLD 的结构和工作原理。MAX7000 和 MAX7000E 的部分性能参数如表 3-5 所示。

表 3-5 MAX7000 器件的特性

特性	EPM7032	EPM7064	EPM7096	EPM7128E	EPM7160E	EPM7192E	EPM7256E
可用门数	600	1250	1800	2500	3200	3750	5000
宏单元数	32	64	96	128	160	192	256
LAB 数	2	4	6	8	10	12	16
最大用户 I/O 数	36	68	76	100	104	124	164
t_{PD} (ns)	6	6	7.5	7.5	10	12	12
t_{SU} (ns)	5	5	6	6	7	7	7
t_{FSU} (ns)	2.5	2.5	3	3	3	3	3
t_{COI} (ns)	4	4	4.5	4.5	5	6	6
f_{CNT} (MHz)	151.5	151.5	125.0	125.0	100.0	90.9	90.9

3.3.1 MAX7000 器件的结构

MAX7000 系列器件的基本结构是类似的，主要包括逻辑阵列块（Logic Array Block: LAB）、可编程连线阵列（Programmable Interconnect Array: PIA）和输入/输出控制模块（I/O Control Block），如图 3-17 和图 3-18 所示。高性能、灵活的 LAB 是 MAX7000 器件体系结构的基础，用来实现逻辑功能。多个 LAB 可以通过 PIA 同全局总线连接起来，专用输入、I/O 管脚和宏单元为全局总线提供信号。MAX7000 器件有四个专用输入，它们可以作为通用输入，也可以作为高速的全局控制信号，即时钟（GCLK）、清除（GCLR）和输出使能（OE）。




图 3-17 EPM7032、EPM7064 和 EPM7096 的结构框图




图 3-18 MAX7000E 和 MAX7000S 的结构框图

1. 逻辑阵列块（LAB）

不同型号的 MAX7000 器件包含的 LAB 的数量不一样，但 LAB 的结构都是一样的。LAB 的输入信号有三个来源，第一是来自 PIA 的 36 个输入，第二是控制寄存器功能的全局控制信号，第三是从 I/O 管脚直接输入寄存器的信号。每个 LAB 包含 16 个宏单元（macrocell）、共享扩展乘积项和并联扩展乘积项。

（1）宏单元

LAB 的宏单元结构如图 3-19 所示，每个宏单元由逻辑阵列、乘积项选择矩阵和可编程触发器三个功能块组成。逻辑阵列包括信号输入和与门阵列，为每个宏单元提供 5 个乘积项。乘积项选择矩阵分配这些乘积项到后面的或门和异或门，以实现组合逻辑功能，这是乘积项选择矩阵的主要作用。另外，乘积项选择矩阵也可以分配一些乘积项信号作为触发器的控制信号，对触发器进行清除、预置、提供时钟和时钟使能等控制操作，这是乘积项选择矩阵的辅助功能。可编程触发器可以单独编程设计成 D、T、JK 或 RS 触发器工作模式，并有可编程的时钟控制信号。如果需要的话，可以将触发器旁路掉，以实现组合逻辑。

每个可编程触发器可以配置三种类型的时钟：

- 配置一个全局时钟信号。这种模式可以获得最快的时钟到输出性能。
- 配置一个全局时钟信号和一个高电平有效的时钟使能信号。这种模式在获得最快的时钟到输出的性能的同时，为每一次触发提供一个使能信号。
- 配置一个由乘积项提供的时钟信号。在这种模式中，触发器可以用一个来自隐秘宏单元或 I/O 管脚的信号作时钟信号。

在 EPM7032、EPM7064 和 EPM7096 器件中，全局时钟信号由一个专用的时钟管脚 GCLK1 提供，而 MAX7000E 和 MAX7000S 器件可以有两个全局时钟信号，这两个全局时钟信号可以是 GCLK1

和 GCLK2，也可以是 GCLK1 和 GCLK2 的反相信号，如图 3-18 所示。




图 3-19 MAX7000E 和 MAX7000S 的宏单元结构

宏单元中的触发器支持异步置位（PRN）和异步清除（CLRn）操作，如图 3-19 所示。乘积项选择矩阵分配一些乘积项信号去控制 PRN 和 CLRn 操作。虽然乘积项驱动的触发器置位和清除信号是高电平有效，但在逻辑阵列中反转信号也可以获得低电平有效的控制信号。另外，每个触发器的清除功能也可以通过低电平有效的专用的全局清除信号 GCLRn 来驱动。

所有 MAX7000E 和 MAX7000S 的宏单元触发器都有一个来自 I/O 管脚的快速输入通道，它能够旁路 PIA 和组合逻辑，直接将 I/O 管脚信号快速送到触发器，使触发器成为具有极快输入建立时间（3ns）的输入寄存器。

（2）扩展乘积项

尽管大多数逻辑函数可以用每个宏单元中的 5 个乘积项来实现，但对一些更加复杂的逻辑函数，还是需要附加乘积项。为了提供所需的逻辑资源，MAX7000 器件在结构中设计了扩展乘积项。扩展乘积项作为附加的乘积项，可以直接送到本 LAB 的任意宏单元中，保证在实现逻辑综合时，用尽可能少的逻辑资源实现尽可能快的工作速度。扩展乘积项有两种类型：共享扩展项和并联扩展项。

每个 LAB 有多达 16 个的共享扩展项。共享扩展项是由每个宏单元提供的一个未使用的乘积项组成的，它们经过反相后反馈到逻辑阵列，以便集中使用。每个共享扩展项可以被 LAB 内任何一个或全部宏单元使用和共享，以实现复杂的逻辑函数，但采用共享扩展项将增加一个延时 t_{SEXP} 。图 3-20 给出了共享扩展项的反馈通路。

并联扩展项是一些宏单元中没有使用的乘积项，这些扩展乘积项可以分配给相邻的宏单元使用，以实现快速复杂的逻辑函数。对一个宏单元来说，最多可以有 20 个乘积项直接馈入它的“或”逻辑，其中 5 个乘积项是由它本身提供的，15 个乘积项是由相邻的宏单元通过并联乘积项提供的。

开发系统的软件工具可以自动给并联扩展项布线，最多将 3 组、每组最多 5 个并联扩展项连接到需要扩展项的宏单元上。若一个宏单元需要 14 个乘积项，编译器可以采用宏单元本身的 5 个乘积项，并分配给它 2 组并联扩展项（第 1 组包含 5 个乘积项，第 2 组包含 4 个乘积项），总延时增加 $2 \times t_{SEXP}$ 。

一个 LAB 内的 16 个宏单元分为两组，每组包含 8 个宏单元（一个组包含宏单元 1 到 8，另一个组包含宏单元 9 到 16），因此在一个 LAB 中形成两个借出和借用并联扩展项的链。一个宏单元可以从较小编号的宏单元中借用并联扩展项，例如宏单元 8 可以从宏单元 7、6、5 中借用并联扩展项。在 8 个宏单元的一个组内，最小编号的宏单元只能借出并联扩展项，而最大编号的宏单元只能

借用并联扩展项。图 3-21 给出了从相邻宏单元借用并联扩展项的连接通路。




图 3-20 MAX7000 的共享扩展项




图 3-21 MAX7000 的并联扩展项

2. 可编程连线阵列

可编程连线阵列 PIA 可以将 LAB 连接起来，形成需要的逻辑功能。PIA 是全局总线，可以通过编程设计把器件中的任意一个源点连接到任意一个目标点。MAX7000 中所有的专用输入信号、I/O 管脚输入信号和宏单元输出信号都可以馈入到 PIA，通过 PIA 将信号传遍整个器件。每个 LAB 需要的信号也可以通过 PIA 的布线，从 PIA 传送进 LAB。图 3-22 显示了 PIA 的信号是如何传送到 LAB 中去的。一个 EEPROM 单元控制一个输入到一个两输入的 AND 门，由它选择一个 PIA 信号去驱动 LAB。

MAX7000 的 PIA 的延迟是固定的，与路径无关，不会积累，因此消除了信号之间的偏移，使得其时序性能可以预测。






图 3-22 PIA 路径



(a) EPM7032、EPM7064 和 EPM7096 的 I/O 控制模块



注释 (1)：集电极开路输出仅在 MAX7000S 器件中有效

(b) MAX7000E 和 MAX7000S 的 I/O 控制模块

图 3-23 MAX7000 的 I/O 控制模块结构图

3. I/O 控制模块

MAX7000 的 I/O 控制模块可将 I/O 管脚配置成独立的输入、输出或双向工作模式。所有的 I/O 管脚都有一个三态的缓冲器，这个缓冲器可以独立地被一个全局输出使能信号控制，或者直接连接到地或 VCC。图 3-23 给出了 MAX7000 的 I/O 控制模块的结构图，EPM7032、EPM7064 和 EPM7096 器件有两个全局输出使能信号，它们由两个专用的低电平有效的输出使能管脚 OE1 和 OE2 驱动。MAX7000E 和 MAX7000S 器件的 I/O 控制模块有 6 个全局输出使能信号，这 6 个使能信号的驱动信号可以是以下信号：两个输出使能信号、一个 I/O 管脚的集合或一个 I/O 宏单元的集合，也可以是这些信号的反相信号。

当三态缓冲器的控制端接地（GND）时，其输出为高阻态，I/O 管脚可以作为专用输入管脚。当三态缓冲器的控制端接电源（VCC）时，输出被使能。


MAX7000E 提供了双 I/O 反馈，即宏单元反馈和 I/O 管脚反馈，它们之间是相互独立的。当 I/O 管脚配置成输入管脚时，跟其相关的宏单元可以用于隐含逻辑。

3.3.2 MAX7000 器件的管脚

MAX7000 器件有多种封装形式，图 3-24 给出了 44 个管脚的 MAX7000 器件的封装形式，包括 PQFP、PLCC、TQFP 封装和 160 个引脚的 PGA 封装。外部管脚的功能分为电源、地、专用功能管脚和通用输入/输出管脚，有些管脚是复用管脚，可以作为全局信号使用，也可以作为通用的 I/O 管脚使用。44 个管脚的 MAX7000 器件管脚的功能由表 3-6 给出。

表 3-6 MAX7000 器件管脚功能说明（44 个管脚）

管脚号	功能	说明
1	I/O 或 TDI	用户标准输入/输出管脚或者 JTAG 串行数据输入管脚 TDI。
4, 16, 24, 36	GND	接地
7	I/O 或 TMS	用户标准输入/输出管脚或者 JTAG 模式选择输入管脚 TMS。
9, 17, 29, 41	VCC	电源
26	I/O 或 TCK	用户标准输入/输出管脚或者 JTAG 时钟输入管脚 TCK。
32	I/O 或 TDO	用户标准输入/输出管脚或者 JTAG 串行数据输出管脚 TDO。
37	INPUT 或 GCLK1	输入信号或全局时钟。
38	INPUT 或 OE1	输入信号或使能信号。
39	INPUT 或 GCLKn	输入信号或全局时钟。
40	INPUT 或 OE2 或 GCLK2	输入信号或使能信号或全局时钟。
2, 3, 5, 6, 8, 10, 11, 12, 13, 14, 15, 18, 19, 20, 21, 22, 23, 25, 27, 28, 30, 31, 33, 34, 35, 42, 43, 44	I/O	用户标准输入/输出管脚

**Notes:**

- (1) The pin functions shown in parenthesis are only available in MAX 7000E and MAX 7000S devices.
- (2) JTAG ports are available in MAX 7000S devices only.




图 3-24 MAX7000 器件的多种封装形式

3.4 FPGA 的工作原理

现场可编程门阵列（FPGA）是目前广泛使用的另一类可编程逻辑器件，它结合了查找表和网格型的互连网络，具有容量大、功耗低、功能强、设计灵活等优点。本小节以 Xilinx 公司和 Altera 公司的 FPGA 为代表进行介绍。

美国 Xilinx 公司是最早提出 FPGA 结构并将其投放市场的公司，其创新概念起始于 1984 年，目标是要将 LSI/VLSI 门阵列技术的高逻辑密度和通用性与用户现场可编程部件的设计灵活、上市速度快及成品的高效性结合起来。1985 年，Xilinx 公司推出了世界上第一个 FPGA 器件。目前，Xilinx 公司既有 CPLD 产品，也有 FPGA 产品。Xilinx 公司的 FPGA 器件有 Virtex 系列、Spartan 系列，其中 Virtex-II 和 Spartan-II E 是主流产品。另外还有早期的成熟产品 XC3000、XC4000 和 XC5200 等。Xilinx 公司的 CPLD 器件有 XC9500 系列、CoolRunner 系列，其中 CoolRunner-II 是新一代 1.8V 低功耗 PLD 产品，适用于电池供电系统。Xilinx 公司早期的软件开发工具是 Foundation，现在正逐步被其最新的集成开发工具 ISE 取代。

Altera 公司多年来一直致力于 PLD 的开发，主要产品有 MAX 系列、FLEX 系列、APEX 系列等。最近，该公司又推出了 Stratix 系列和 Cyclone 系列产品。Stratix 系列是新一代 SRAM 工艺的大规模 FPGA，集成了硬件乘加器，芯片内部结构与 Altera 以前的产品相比有很大的变化，是主流产品。Cyclone 系列是采用 SRAM 工艺的中等规模 FPGA，与 Stratix 结构类似，是一种低成本的 FPGA，也是目前的主流产品。

3.4.1 Xilinx XC3000 系列的结构

Xilinx 公司的 FPGA 采用一种基于门阵列的结构，每一个芯片由二维的逻辑块构成，每一个逻辑块由水平和垂直的布线通道连接。XC3000 系列的 FPGA 是 Xilinx 公司的早期成熟产品，结构比较清晰，本小节我们以 XC3000 系列为例介绍 Xilinx FPGA 的结构。

XC3000 系列 FPGA 的结构主要包括四个部分：可编程逻辑块 CLB (Configurable Logic Block)、可编程输入输出模块 IOB (Input/Output Block)、可编程内部连线 PI (Programmable Interconnect) 和可配置存储器 (SRAM 阵列)。图 3-25 示出了 XC3000 系列 FPGA 的结构图。




图 3-25 XC3000 FPGA 结构图

从 FPGA 的结构图，可以看到 Xilinx FPGA 有两个创新概念：一是具有逻辑单元阵列结构 LCA (Logic Cell Array)，因此具有门阵列及可编程的双重特性；二是逻辑功能的实现是通过对可配置存储器的配置来完成的，即将逻辑功能变换成数据流文件写入 SRAM 中，由 SRAM 中所存的数值来控制内部的连接关系。这里需要注意的是 FPGA 结构是立体多层次的。

3.4.1.1 可编程逻辑块 CLB

可配置存储器是静态存储器，在 FPGA 中以点阵状分布，主要作用是装载配置文件，控制 CLB、IOB 和 PI 的连接，可重复使用。当 FPGA 芯片掉电以后，可配置存储器中的内容丢失。

图 3-26 示出了 XC3000 系列的 CLB 的结构。XC3000 的 CLB 有 5 个逻辑变量输入端，2 个逻辑变量输出端，内部主要由组合逻辑、触发器和多路选择开关组成。组合逻辑部分的延时是固定的，与实现的逻辑函数的复杂程度无关。组合逻辑的三种结合方式见图 3-27。

3.4.1.2 可编程输入输出模块 IOB

XC3000 的 IOB 结构由图 3-28 示出，上半部分为输出控制，下半部分为输入控制，输入和输出选择由可配置存储器单元决定。上拉电阻只在输入端使用，输出端不使用。用户输入端的电平可以编程定义为 TTL 或 CMOS 电平。

3.4.1.3 可编程内部连线 PI

FPGA 芯片内部的 CLB 之间、IOB 之间、IOB 与 CLB 之间的连接是由可编程连线实现的。内部连线由三种资源：通用内部连线、直接连接线和长线。




图 3-26 XC3000 系列的 CLB 的结构




图 3-27 CLB 组合逻辑的三种结合方式




图 3-28 XC3000 系列 IOB 结构




图 3-29 XC3000 系列的 PI 结构

通用内部连线如图 3-29 所示，由夹在两列 CLB 之间的五根垂直金属线断和夹在两行 CLB 之间的五根水平金属线段组成，垂直线段和水平线段的交接处有转接矩阵，它的作用是将金属线段连接起来，形成网络。转接矩阵具有一定的连接规则。

直接连接线实现 CLB 与 CLB 之间的互连。在图 3-29 中，某一个 CLB 的输出端 X、Y 可以通过直接连接线与相邻的其他 CLB 的输入端直接连接。

长线是在水平或垂直方向上贯穿整个芯片的一种内部连线。长线用于传递传输距离长的信号或偏移率小的信号。在芯片最边上的转接矩阵旁还有两根附加的长线。

XC3000 系列 FPGA 除了以上几个主要部分以外，还有一些其他的部件，如内部晶体振荡器、全局缓冲器、三态缓冲器、上拉电阻及 I/O 时钟等。

3.4.2 Xilinx Virtex-II 系列的结构

Virtex-II 是 Xilinx 公司新一代大规模 SRAM 工艺 FPGA 产品，是目前的主流器件。Xilinx 公司的其他主流 FPGA 产品，如 Spartan-3，Spartan-3E 和 Virtex-II Pro 等，都是基于 Virtex-II 构架的。Virtex-II 的结构中融合了 IP 核的复用技术及定制模块，其系统集成度高达 800 万门，内部时钟速度可达 420MHz，I/O 端口的速率在 840Mb/s 以上。Virtex-II 系列器件的核心工作电压是 1.5V，I/O 工作电压为 3.3V，采用了先进的 0.15um/0.12um CMOS 工艺，8 层结构。

Virtex-II 的结构包括可配置的逻辑块 (CLB)、可编程的输入/输出块 (IOB)、可选择的存储块层次结构 (BLOCK SelectRAM)、专用乘法器模块、数字时钟管理器 (DCM: Digital Clock Manager) 以及层次化可选择的内连资源等。图 3-30 示出了 Virtex-II 的结构框图, 表 3-7 给出了 Virtex-II 系列产品的主要性能。

表 3-7 Virtex-II 系列产品的主要性能

器件	系统 门数	CLB (1CLB=4 逻辑片=128bit)			乘法器 模块	可选择存储器模块		DCM 数	最大用 户可使 用 I/O 数
		CLB 阵列	逻辑片	最大分布存 储器(Kbit)		18Kbit 模块	最大存储 器(Kbit)		
XC2V40	40K	8×8	256	8	4	4	72	4	88
XC2V80	80K	16×8	512	16	8	8	144	4	120
XC2V250	250K	24×16	1536	48	24	24	432	8	200
XC2V500	500K	32×24	3072	96	32	32	576	8	264
XC2V1000	1M	40×32	5120	160	40	40	720	8	432
XC2V1500	1.5M	48×40	7680	240	48	48	864	8	528
XC2V2000	2M	56×48	10752	336	56	56	1008	8	624
XC2V3000	3M	64×56	14336	448	96	96	1728	12	720
XC2V4000	4M	80×72	23040	720	120	120	2160	12	912
XC2V6000	6M	96×88	33792	1056	144	144	2592	12	1104
XC2V8000	8M	112×104	46592	1456	168	168	3024	12	1108




图 3-30 Virtex-II 的基本结构

3.4.2.1 可编程的输入/输出块 (IOB)

Virtex-II 的 IOB 模块分布在器件的四周, 2 个 IOB 或者 4 个 IOB 可以组成一组。每个 IOB 都可以作为独立的输入/输出端口使用, 2 个 IOB 也可以组成差分对端口。IOB 模块支持 19 种单端 I/O 标准和 8 种差分信号 I/O 标准。

IOB 模块的输入部分包括 2 个 DDR 寄存器, 输出部分包括 2 个 DDR 寄存器和 2 个三态使能 DDR 寄存器, 如图 3-31 所示。DDR (Double Data Rate) 寄存器是指能使输入/输出的数据速率加倍的寄存器结构。IOB 中的六个寄存器可以配置成边沿触发的 D 触发器, 也可以配置成电平触发的锁

寄存器。

在输入或输出的路径上，只要利用路径上的 2 个 DDR 寄存器就可以实现数据速率的加倍。2 个 DDR 寄存器的时钟可以使用不同来源的时钟信号的上升沿（或下降沿），这些时钟信号由一个 DCM 产生，并有 180° 的相位差，这样两个 DDR 寄存器就可以被交替触发，如图 3-32 所示。IOB 模块的输入和输出部分的时钟信号是分离的。

IOB 模块中的每一组寄存器使用独立的时钟使能信号，但它们有共同的同步（或异步）置位 SR 信号和复位 REV 信号，如图 3-33 所示。另外，IOB 为每个引脚配备了可选择的上拉电阻、下拉电阻和弱驱动电路，以便在与外界各种接口标准连接时，对引脚进行有效的保护。




图 3-31 Virtex-II 的 IOB 结构




图 3-32 DDR 寄存器




图 3-33 IOB 模块中寄存器/锁存器结构

3.4.2.2 可配置的逻辑块 (CLB)

Virtex-II 中的 CLB 模块排列成阵列形状，可以用来实现组合逻辑设计和时序逻辑设计。每一个 CLB 包含 4 个相似的逻辑片（Slices）和局部快速反馈连接，如图 3-34 所示。4 个逻辑片又分成 2 组，每组有独立的进位链，两组有一个共同的移位链。CLB 中的这些单元通过一个交换矩阵（Switch Matrix）连接到片内通用的布线矩阵中（General Routing Matrix），完成与其他部分的连接。每个 CLB 中还包含 2 个三态缓冲器（TBUF），它们可以驱动片内的总线。任意一个逻辑片都可以通过交换矩阵来访问 TBUF。





图 3-34 Virtex-II 的 CLB 的组成部分

每个逻辑片主要包含 2 个 4 输入的函数发生器（F 和 G）、2 个进位逻辑和 2 个存储单元。函数发生器可以通过编程设定为一个 4 输入的查找表（LUT: Look-up Table），也可以设定为一个 16

比特的分布存储器或者一个 16 比特可变节拍的移位寄存器。

逻辑片中的 2 个存储单元可以被配置成边沿触发的 D 触发器,也可以被配置成电平触发的锁存器。它们的 D 输入端可以由未经过函数发生器的 BX 和 BY 信号驱动,也可以由 DX 和 DY 信号驱动,DX 和 DY 信号来自于 X 和 Y 信号。除了时钟信号 (CK) 和时钟使能信号 (CE) 之外,存储单元还有置位 (SR) 和复位 (REV) 信号,这些信号可以被设置成同步信号或异步信号。图 3-35 示出了逻辑片的详细结构。



* 该图只显示出了一个逻辑片的一半,包括函数发生器 G 和一个存储单元。

图 3-35 CLB 中的逻辑片结构

当逻辑片中的函数发生器被设定为 4 输入的 LUT 时,2 个函数发生器的输入是各自独立的,它们可以实现任意 4 输入的布尔函数,且时延与函数的复杂程度无关。函数发生器的输出可以直接驱动逻辑片的输出端 (X 或 Y) 和存储单元的 D 输入端,也可以用来驱动算术逻辑和进位逻辑。除了最基本的 4 输入 LUT 之外,逻辑片中还提供了相应的逻辑结构,可以实现高达 9 个输入的函数。

当逻辑片中的 LUT 用来实现一个 16×1 比特的分布存储器时,那么在一个 CLB 中可以构造不同种类和容量的分布存储器,包括单端口 16×8 比特 RAM、单端口 32×4 比特 RAM、单端口 64×2 比特 RAM、单端口 128×1 比特 RAM、双端口 16×4 比特 RAM、双端口 32×2 比特 RAM、双端口 16×1 比特 RAM。单端口 RAM 只有一组地址总线,而双端口 RAM 有独立的读总线 (A1、A2、A3、A4) 和写总线 (WG1/WF1、WG2/WF2、WG3/WF3、WG4/WF4)。

逻辑片中的每一个函数发生器还可以被构造成为一个 16 比特的移位寄存器。此时,写操作是和时钟信号同步的,而读操作是异步的。读操作可以通过 4 位地址总线 A[3:0]完成,如图 3-36 所示。该移位寄存器不能被置位或复位,其中的存储单元总是作为一个固定的地址。例如,要构造一个 8 位的移位寄存器,那么地址的配置只能到第 7 位,第 8 位就是触发器了。

在多个移位寄存器之间有一条专用的连接通道可以把一个移位寄存器的最后一位连接到下一

个移位寄存器的第一位，这样就可以构造高达 128 位的移位寄存器，具体结构如图 3-37 所示。




图 3-36 移位寄存器结构




图 3-37 一个 CLB 中级联的移位寄存器结构

在每个 CLB 中，有 2 条独立的专用进位逻辑链，第一条连接逻辑片 0 和逻辑片 1，第二条连接逻辑片 2 和逻辑片 3，它们可以实现快速的加減运算。进位逻辑链只能按垂直向连接，即一个 CLB 中的第一/二条进位链只能连向其他 CLB 的第一/二条进位链。

每个逻辑片还包含 2 个异或门，可以实现 2 比特的全加器，如图 3-35 中的 XORG 所示。另外，还有一个专用的与门（MULT_AND），可以改进多路选择器的实现。

3.4.2.3 可选的存储块资源

Virtex-II 器件集成了大量的容量为 18K 比特的可选择存储块。与 CLB 中分布式的 RAM 资源相比，这些存储块可以提供更加集中的存储器资源。每一个存储块是完全的双端口 RAM，两个端口是具有独立时钟信号和控制信号的同步端口，功能相同，通过它们可以访问同一块存储区域。每个端口的信号包括时钟、时钟使能、写使能、置位/复位、地址线以及数据输入/输出。

18K 比特存储块可以被配置成各种容量的单端口或双端口 RAM。在单端口模式下，可以按照 2K×9 比特、1K×18 比特、512×36 比特三种配置来访问全部 18K 的存储单元，也可以按照 16K×1 比特、8K×2 比特、4K×4 比特三种配置来访问 16K 的存储单元。前三种配置方式的好处是便于给一个 8 比特的数据添加一位校验位。

在双端口模式下，两个端口是控制信号完全独立的同步端口，它们的数据宽度可以独立配置成相同或不同的形式，如表 3-8 所示。图 3-38 给出了可选择存储块单、双端口模式的接口。

18K 比特存储块在芯片中一般排成 4 列或 6 列，每一列的模块数依器件的不同 CLB 阵列而不同，具体为一系列中的 CLB 数除以 4。这些存储块可以级联起来，构成更大容量的存储器。

表 3-8 可选择存储器双端口模式的配置

Port A	16K×1	16K×1	16K×1	16K×1	16K×1	16K×1
Port B	16K×1	8K×2	4K×4	2K×9	1K×18	512×36
Port A	8K×2	8K×2	8K×2	8K×2	8K×2	—
Port B	8K×2	4K×4	2K×9	1K×18	512×36	—
Port A	4K×4	4K×4	4K×4	4K×4	—	—
Port B	4K×4	2K×9	1K×18	512×36	—	—
Port A	2K×9	2K×9	2K×9	—	—	—
Port B	2K×9	1K×18	512×36	—	—	—
Port A	1K×18	1K×18	—	—	—	—
Port B	1K×18	512×36	—	—	—	—
Port A	512×36	—	—	—	—	—
Port B	512×36	—	—	—	—	—




图 3-38 可选择存储器单、双端口模式的接口

3.4.2.4 专用乘法器模块

Virtex-II 器件集成了许多嵌入式乘法器模块,每个乘法器可以完成 18×18 比特有符号数的乘法,乘数为二进制补码形式,输出为 36 位。这些乘法器操作速度快,功耗低,既可以和可选择的存储器模块结合起来使用,也可以单独使用。当乘法器和存储器模块、LUT 结合起来使用时,可以完成数字信号处理中的乘/累加运算(MAC),这种运算是实现数字滤波器(FIR 和 IIR 滤波器)的常用运算。图 3-39 示出了乘法器的原理框图。



图 3-39 乘法器原理框图

3.4.2.5 数字时钟管理器

Virtex-II 提供了一种功能很强的时钟管理器(DCM),它可以对时钟的相位和频率进行高精度地控制,包括时钟的去偏移(clock de-skew)、频率合成(frequency synthesis)和相移(phase shiifting)操作,并且通过使用全数字反馈系统,在操作过程中补偿温度和电压变化对时钟的影响。所有的 DCM 时钟输出可以同时驱动通用布线资源。

可以通过对 DCM 进行配置,使得在 DCM 有时钟输出后,再完成 Virtex-II 的配置。这就保证了在 DCM 产生的时钟稳定后,芯片才会开始操作。图 3-40 示出了 DCM 的框图,其中通用控制信号有 RST、LOCKED 和 STATUS。输入信号 RST 可以使整个 DCM 复位;当所有使用的 DCM 电路都被锁定时,输出信号 LOCKED 输出高电平;STATUS 说明 CLKIN 和 CLKFX 的使用状态。




图 3-40 DCM 框图

DCM 通过自动调整一个数字延迟线,调整输出时钟与输入时钟之间的偏差。为了达到去偏移的效果,CLKFB 必须要连接,其时钟源必须是 CLK0 或 CLK2X。DCM 所有的输出时钟与 CLK0 的相位对齐,也就是与输入时钟的相位对齐。

DCM 的频率合成功能为产生各种频率的时钟信号提供了灵活多变的方法。这些方法有不同的

频率范围和 AC 特性。CLK2X 和 CLK2X180 输出的是频率加倍的时钟信号，CLKDV 输出的是分频的时钟信号，而 CLKFX 和 CLKFX180 输出的时钟频率满足下列关系：

$$FREQ_{CLKFX} = (M/D) * FREQ_{CLKIN}$$

其中 M 和 D 是两个整数，它们的取值范围请参考相关手册。CLK2X180 是 CLK2X 相移 180 度后得到的信号，CLKFX180 是 CLKFX 相移 180 度后得到的信号。频率合成的时钟输出默认为 50% 的占空比（CLKDV 除外）。另外，CLK2X 和 CLK2X180 在高频模式下不适用。

DCM 还可以通过粗粒度和细粒度的相移调整来控制时钟的偏移。CLK0、CLK90、CLK180 和 CLK270 输出的时钟信号依次移动输入时钟的四分之一相位，提供了一种粗粒度的相位调整。CLK90 和 CLK270 在高频模式下不适用。细粒度的相位调整会影响 DCM 的 9 个时钟输出。在细粒度调整时，CLKIN 和 CLKFB 之间的相位差异是输入时钟周期的几分之一。

在各种模式下，可以通过 PSINCDEC、PSCLK 和 PSEN 来动态地增加或减小相移值。PSINCDEC 表示相位的增加或减小，PSEN 是增加或减小相位的使能信号，PSCLK 是相移时钟。

DCM 模块位于一系列存储器、乘法器模块的顶端和底端，其数量随器件尺寸的不同而不同。

3.4.2.6 通用布线资源

Virtex-II 提供了优化处理的局部和全局布线资源，提高了速度和时序的可预测性，便于 IP 核的复用。Virtex -II 的主动内连技术（Active Interconnect Technology）是一种完全缓冲的可编程布线阵列，所有布线资源都是分段的。Virtex -II 中的所有部件，如 CLB、IOB、RAM 块、乘法器和 DCM 等都连接到相同的开关矩阵上，通过开关矩阵访问全局布线资源。图 3-41 给出了用开关矩阵和逻辑部件相连接的 Virtex -II 结构示意图。




图 3-41 Virtex-II 中的布线资源

Virtex-II 中的绝大多数信号是通过全局布线资源来连接的。这些全局布线资源是分布在相邻开关矩阵之间的行向和列向的连接通道，主要包括：

- 长线（long line）：长线是双向连线，行向和列向长线可以穿越整个器件来传送信号。
- 六边形连线（hex line）：六边形连线是在四个方向上，将间隔为三或六的模块进行连接，形成一种错开的结构。六边形连线只能由一端的模块驱动，它传送的信号可以被端点模块或中间模块所接收。
- 双重连线（double line）：双重连线是在四个方向上，将相邻的第一、二个模块进行连接，

形成一种错开的结构。双重连线只能由端点驱动，它传送的信号可以被端点模块或中间模块所接收。

- 直接连线（direct connect line）：直接连线连接相邻的模块，包括行向、列向和对角线方向。
- 快速连线（fast connect line）：快速连线是 CLB 之间的内部连接线，可以从一个 LUT 输出接到另一个 LUT 的输入。

图 3-42 给出了以上几种布线资源的数量及连接图形。




图 3-42 多结构的布线资源

3.4.3 Altera FLEX10K 系列的结构

Altera 公司主要产品有 MAX 系列、FLEX 系列、APEX 系列等。近期，该公司又推出了 Stratix 系列和 Cyclone 系列产品。表 3-9 列出了 MAX 系列和 FLEX 系列产品的一些特性。以下我们以 FLEX 10K 器件和 Cyclone II 器件为例来进行介绍。

表 3-9 Altera 通用 PLD 产品的特性

器件系列	逻辑单元结构	连线结构	工艺	用户 I/O 引脚	可用门
FLEX 10K	查找表	连续	SRAM	137~570	10,000~250,000
FLEX 8000	查找表	连续	SRAM	78~208	2,500~16,000
FLEX 6000	查找表	连续	SRAM	81~218	16,000~24,000
MAX 9000	乘积项	连续	EEPROM	159~216	6,000~12,000
MAX 7000	乘积项	连续	EEPROM	36~356	600~20,000
MAX 5000	乘积项	连续	EPROM	28~100	600~3750

3.4.3.1 FLEX 10K 器件的结构

FLEX 10K 系列器件主要由嵌入式阵列、逻辑阵列、快速通道（FastTrack）和 I/O 单元四部分组成，其结构如图 3-43 所示。




图 3-43 FLEX 10K 内部结构图

嵌入式阵列是把定制的硅片嵌入到 PLD 门阵列基片中的大块的 RAM，它由一系列嵌入式阵列块（EAB: Embedded Array Block）构成。逻辑阵列是由一系列逻辑阵列块（LAB）构成的。每个 LAB 包含 8 个逻辑单元（LE）和一些连接线，每个 LE 含有一个 4 输入查找表（LUT: Look Up Table）、一个可编程触发器、进位链和级联链。FLEX 10K 器件内部信号的互连和器件引脚之间的信号互连是由快速通道连线提供的，它是贯通器件长、宽的快速连续通道。I/O 单元（IOE）负责完成 FLEX 10K 器件 I/O 引脚的驱动。

3.4.3.2 嵌入式阵列块 EAB

FLEX 10K 中的嵌入式阵列是由一系列 EAB 组成的，用来实现逻辑功能和存储功能。EAB 的详细结构如图 3-44 所示，它是大块的 RAM，在输入、输出上带有寄存器，可以非常方便地实现一些规模不太大的 FIFO、ROM、RAM 和双端口 RAM 等功能，还可以实现乘法器、定标器、算术逻辑单元、数字滤波器、微控制器和微处理器等。

每个 EAB 含有 2048bit 的 RAM，可以配置成 256×8、512×4、1024×2、2048×1 的 RAM。因此其数据线可分别配置为 8、4、2、1 位，地址线可配置为 8、9、10、11 位。可以将 EAB 级联成更宽的 RAM，例如可用两个 EAB 组成 512×8 的 RAM。级联 EAB 不需要附加逻辑，因此，级联和非级联的 EAB 具有同样的存取时间。

当 EAB 用来实现乘法器、微控制器、状态机以及 DSP 等复杂逻辑时，每个 EAB 可以贡献 100 到 600 个门。EAB 可以单独使用，也可以组合起来使用。

EAB 的写使能信号（WE）可以与输入时钟同步，也可以异步工作。EAB 包含用于同步性设计的输入寄存器、输出寄存器和地址寄存器，EAB 输出可以是寄存器输出也可以是组合输出，寄存器输出可用于流水线设计。




图 3-44 EAB 框图

3.4.3.3 逻辑阵列块 LAB

一个逻辑阵列块包括 8 个逻辑单元（LE）以及和 LE 相连的进位链和级联链、LAB 控制信号、LAB 局部互连线组成。我们首先介绍 LE。

逻辑单元 LE 是 FLEX 10K 结构中的最小单元，它很紧凑，能有效地实现逻辑功能。一个 LE 的结构如图 3-45 所示，它包括一个 4 输入的查找表（LUT）、一个带有同步使能的可编程触发器、一个进位链和一个级联链。每个 LE 都能驱动局域互连和快速通道互连。

LUT 是一种类似于 ROM 的结构，采用查找的方式比计算的方式快，可以快速实现 4 个变量的任意函数。LE 中的可编程触发器可设置为 D、T、JK 或 SR 触发器。该触发器的时钟、清除和置位控制信号可由专用的输入引脚、通用 I/O 引脚或任何内部逻辑驱动。对于纯组合逻辑，可将该触发器旁路，LUT 的输出可直接接到 LE 的输出。

LE 有两个驱动互连输出，一个是驱动局部的互连输出，另一个是驱动行或列的快速通道的互连输出，这两个输出可以单独控制。

FLEX 10K 还提供两条专用高速数据通道，即进位链和级联链，它们连接相邻的 LE，但不占用局部互连通路。进位链提供 LE 之间非常快的向前进位功能（大约 0.2ns），支持高速计数器和加法器。级联链可以在最小延时的情况下实现多输入逻辑函数，可用相邻的 LUT 来并行地计算函数的各个部分，级联链把中间结果串接起来。每增加一个 LE，函数的有效输入增加 4 个，其延迟大约增加 0.7ns。

FLEX 10K 逻辑单元有 4 种工作模式：正常模式、运算模式、加减计数模式和可清除的计数模式，每种模式对 LE 资源的使用不同。MAX+PLUS II 软件能自动为每种应用选择适当的模式。

有了 LE 的基本结构，我们再来看 LAB 的结构。每个 LAB 包含 8 个 LE、进位链、级联链、LAB 控制信号以及 LAB 局部互连线组成。图 3-46 示出了 LAB 的结构图。

每个 LAB 提供 4 个可供所有 8 个 LE 使用的与可编程反向的控制信号，其中两个控制信号可以用作时钟，另外两个用作清除/置位控制。

每个 LAB 是一个独立的结构，它具有共同的输入、互连与控制信号，LAB 的这种“粗粒度”

结构有利于布线和实现器件的高性能，例如 8 位计数器、地址译码器或状态机。多个 LAB 组合起来也可以构成更大的逻辑块，每个 LAB 代表大约 96 个可用的逻辑门。




图 3-45 逻辑单元 (LE) 结构




图 3-46 LAB 框图

3.4.3.4 快速通道

在 FLEX 10K 中，LE 和器件 I/O 引脚之间的连接是通过快速通道连接实现的。FastTrack 是遍布整个 FLEX 10K 器件长、宽的一系列水平和垂直的连续式布线通道。采用这种布线结构即使对于复杂的设计也可预测其性能。

FastTrack 连接是由遍布整个器件的“行连线带”和“列连线带”组成的。每行的 LAB 有一个专用的“行连线带”，“行连线带”可以驱动 I/O 引脚或馈送到器件中的其它 LAB。“列连线带”分布于两行之间，也能驱动 I/O 引脚。图 3-47 示出了 FLEX 10K 的快速通道连接图。




图 3-47 FLEX 10K 的快速通道连接图

3.4.3.5 I/O 单元

IOE 位于快速通道的行和列的末端，每个 IOE 单元包含一个双向 I/O 缓冲器和一个寄存器，可以作为输入/输出或双向引脚。IOE 的框图如图 3-48 所示。




图 3-48 IOE 的结构框图

当 IOE 作为专用时钟引脚时，这些寄存器提供了特殊的性能。当它作为输入时，可提供少于 4.2ns 的建立时间和 0ns 的保持时间；而作为输出时，这些寄存器可提供少于 5.7ns 的“时钟到输出”的时间。IOE 具有许多特性，如 JTAG 编程支持、摆率控制、三态缓冲和漏极开路输出。

每个 IOE 中输出缓冲器输出信号的电压摆率可调，可通过配置达到低噪声或高速度的要求。电压摆率的加快能使速度提高（最大延时为 4.5ns），但这会在系统中引入很大的噪声。因此，选择合适的电压摆率是非常重要的。

每个 IOE 的时钟、清除、时钟使能和输出使能控制均由周边控制总线的 I/O 控制信号网络提供，周边控制总线提供 12 个控制信号，2 个专用时钟信号，它的高速驱动使能通过器件的偏移最小。

FLEX 10K 还提供了 6 个专用输入引脚，这些引脚用来驱动触发器的控制端，以确保控制信号高速、低偏移（1.2ns）的有效分配。这些信号使用了专用的布线支路，以便具有比快速通道更短的延迟和更小的偏移。专用输入中的 4 个输入引脚可用来驱动全局信号，这 4 个全局信号也能由内部

逻辑信号驱动，它为始终分配或产生用以清除器件内部多个寄存器的异步清除信号提供了一个理想的方法。

3.4.3.6 其他结构特性

除了以上几个主要的部分之外，FLEX 10K 器件还有如下一些结构特性：

1. 时钟锁定和时钟自举

FLEX 10K 器件提供了可供选择的时钟锁定（Clock Lock）和时钟自举（Clock Boost）电路，这两种电路中均含有锁相环（PLL）。时钟锁定电路是一个同步 PLL，它减小了器件内的时钟延迟和偏移，使其建立时间和时钟到输出的时间减到最小。时钟自举电路提供了一个时钟乘法器，它能使设计人员容易地实现时域逻辑乘法，并减小资源使用。

2. 集电极开路输出选择

FLEX 10K 器件的每个 I/O 引脚都提供了可供选择的集电极开路输出。这种集电极开路输出使器件能够提供系统级的控制信号（例如中断和写使能信号），还可以实现“线或”功能。

3. 多电压 I/O 接口

FLEX 10K 支持多电压 I/O 接口，允许 FLEX 10K、FLEX 10KA 和 FLEX 10KB 接到以不同电源电压工作的系统中。这些器件有一组供内部电路工作的电源（V_{cc}）和供输入缓冲器工作的电源引脚 V_{ccint} 以及一组 I/O 输出驱动器的电源引脚 V_{ccio}。表 3-10 示出了 FLEX 10K 系列 I/O 电源总结。

表 3-10 FLEX 10K 系列 I/O 电源总结

器件系列	电源电压	多电压 I/O 接口
FLEX 10K	5.0V	3.3V 或 5.0V
FLEX 10KA	3.3V	2.5V 或 3.3V（5V 输入电压）
FLEX 10KB	2.5V	2.5V 或 3.3V（3.3V 或 5.0V 输入电压）

4. JTAG 边界扫描

所有的 FLEX 10K 器件都遵守 JTAG.BST(Joint Text Action Group,联合测试行动组)的 IEEE Std.1149.1-1990 边界扫描测试规范，也能够使用 JTAG PROGRAM 指令进行配置。

3.4.3.7 FLEX 10K 器件总结

FLEX 10K 是工业界的第一种嵌入式可编程逻辑器件系列，它提供了在单个器件中的系统集成。具有嵌入式逻辑阵列（例如实现高效存储器和特殊的逻辑功能）和实现普通功能的逻辑阵列。

FLEX 10K 具有高密度的特点，可以提供 10,000~250,000 个可用门，有高达 40,960 位的内部 RAM（每个 EAB 有 2048 位），所有这些都可在不减少逻辑功能的情况下使用。

采用 FLEX 10K 器件构建的系统具有如下特点：

- 1) 支持多电压（Multivolt）I/O 接口。
- 2) 在 FLEX 10KA 器件中容许输入引脚的电压为 5.0V，在 FLEX 10KB 器件中容许输入的引脚电压为 3.3V 和 5.0V。
- 3) 低功耗（维持状态小于 0.5mA）。
- 4) FLEX 10K 和 FLEX 10A 器件遵守全 PCI 总线规定。
- 5) 内带 JTAG 边界扫描测试电路。
- 6) 器件采用先进的 SRAM 工艺制造并可在 2.5V、3.3V、5.0V 电源电压下工作。

- 7) 通过外部 EPROM、集成控制器或 JTAG 接口实现在电路可重构 (ICR)。
- 8) 时钟锁定和时钟自举选项有助于减小时钟延迟、变形和对时钟进行倍频。
- 9) 器件内低变形时钟树形分布。
- 10) 所用器件都经过 100% 的功能测试。

FLEX 10K 具有灵活的内部连接, 包括:

- 1) 快速、可预测连线延时的快速通道 (FastTrack) 连续式布线结构;
- 2) 实现快速加法器、计数器和比较器的专用进位链;
- 3) 实现高速、多输入逻辑函数的专用级联链;
- 4) 模仿三态能实现内部三态总线;
- 5) 多达 6 个全局时钟信号和 4 个全局清除信号。

FLEX 10K 具有增强功能的 I/O 引脚, 包括:

- 1) 每个引脚都有一个独立的三态输出使能控制;
- 2) 每个 I/O 引脚都有集电极开路选择;
- 3) 可编程输出电压的摆率控制可以减小开关噪声。

FLEX 10K 具有快速建立时间和时钟到输出延时的外部寄存器。还有 84~600 个引脚的多种封装方式可供选择, 并且同一种封装中的各种 FLEX 10K 器件的引脚相兼容。另外, FLEX 10K 的开发软件得到多种计算机平台的支持。

3.4.4 Cyclone II 系列的结构

Cyclone II 系列的 FPGA 器件是目前 ALTERA 公司的主要产品之一, 它除了继承了上一代产品的优势, 如用户可定义的功能、低功耗、高密度及低成本之外, 还扩展了低成本 FPGA 的密度, 使之具有最多 68416 个逻辑单元 (LE) 和 1.1M 比特的嵌入式存储器。Cyclone II 器件采用 90nm、低 K 值电介质工艺, 通过使硅片面积最小化, 可以在单片上支持复杂的数字系统。表 3-11 给出了 Cyclone II 器件的主要性能。

表 3-11 Cyclone II 系列产品的主要性能

器件	逻辑单元 (LE)	M4K RAM 块	RAM 总量	嵌入式 18×18 乘法器	锁相环 (PLL)	最大可用 I/O 管脚
EP2C5	4,608	26	119,808	13	2	142
EP2C8	8,256	36	165,888	18	2	182
EP2C15	14,448	52	239,616	26	4	315
EP2C20	18,752	52	239,616	26	4	315
EP2C35	33,216	105	483,840	35	4	475
EP2C50	50,528	129	594,432	86	4	450
EP2C70	68,416	250	1,152,000	150	4	622

Cyclone II 器件内部是一个基于行、列阵列的二维结构, 图 3-49 示出了 EP2C20 的结构框图, 包括逻辑阵列块 (LAB)、嵌入式 M4K 存储块、嵌入式乘法器 (embedded multiplier)、输入/输出模块 (IOE) 以及锁相环 (PLL) 等。不同器件的阵列的行、列数有所不同。不同数据速率的横向和纵向连接为这些逻辑部件提供传送信号的连接通路。

3.4.4.1 逻辑阵列块

每一个逻辑阵列块 (LAB) 包含 16 个逻辑单元 (LE)、LAB 控制信号、LE 进位链 (LE carry chains)、寄存器链 (Register chains) 和局部连接线。局部连接线可以在一个 LAB 中的逻辑单元之间传输信号, 寄存器链可以将 LAB 中的一个逻辑单元寄存器的输出端和相邻逻辑单元的寄存器相

连。图 3-50 示出了 LAB 的结构框图。




图 3-49 EP2C20 的结构框图




图 3-50 LAB 的结构框图

逻辑单元 LE 是 Cyclone II 器件实现逻辑功能的最小逻辑单元，它包含一个四位查找表（LUT）、一个可编程寄存器、一条进位级联链（carry chain connection）和一条寄存器级联链（register chain connection）。LUT 可以实现任何四变量的函数。LE 可以驱动所有种类的连线，包括局部连线、行连接线、列连接线、寄存器级联链和直接连接线，支持信号的寄存输出和反馈。图 3-51 示出了一个 LE 的结构图。




图 3-51 Cyclone II 器件的基本逻辑单元 (LE)

3.4.4.2 多通道连接线

在 Cyclone II 器件中，逻辑单元 (LE)、M4K 存储块、嵌入式乘法器、器件的 I/O 管脚之间的互连由采用直接驱动技术的多速率互连线来实现。多速率互连线由连续的、性能优化的、不同速率的布线资源组成，包括具有固定跨度的行连接线和列连接线。

行向的多通道连接线为处于同一行的逻辑阵列块 (LAB)、锁相环 (PLL)、M4K 存储块和嵌入式乘法器传送进出的信号，包括：

- 直接连线：直接连接相邻的 LAB 或其他模块。
- R4 连线：连接左右 4 个模块，这些模块可以是 LAB、M4K 存储块或嵌入式乘法器。
- R24 连线：贯穿整个器件的高速连接线，其跨度是 24 个 LAB，可以快速连接不相邻的 LAB、M4K 存储块、嵌入式乘法器或行向的 IOE。

列向的多通道连接线与行向的多通道连接线作用相同，为处于同一列的 LAB 块、M4K 存储块、嵌入式乘法器及 IOE 块传送进出的信号，这些连接资源包括：

- 寄存器链路：在一个 LAB 内可以将一个 LE 的寄存器输出直接连接到另一个 LE 的寄存器输入端，组成快速移位寄存器。
- C4 连线：连接上下 4 个模块，这些模块可以是 LAB、M4K 存储块或嵌入式乘法器。
- C16 连线：上下跨度是 16 个 LAB 的高速连接线，可以快速连接不相邻的 LAB、M4K 存储块、嵌入式乘法器或 IOE。

R4、R24、C4、C16 连接线可以互相驱动，图 3-52 是一个 LAB 驱动 R4 连接线的示意图，图 3-53 是一列中的一个 LAB 驱动 C4 连接线的示意图。




图 3-52 R4 连接线

3.4.4.3 全局时钟网络和锁相环

Cyclone II 器件提供了最多 16 个全局时钟网络（global clock networks）和最多四个锁相环来完成时钟的管理。全局时钟网络支持动态时钟信号选择和动态使能或禁止信号。

每一个全局时钟网络都有一个时钟控制模块，它可以从多种时钟源中选择一种来驱动全局时钟网络。这些时钟源包括锁相环（PLL）的输出、专用时钟引脚（CLK 引脚）、两用时钟引脚（DPCLK 引脚）和内部逻辑等。

全局时钟网络可以为器件中的所有模块，包括 IOE、LE、存储器模块和嵌入式乘法器等提供时钟信号。全局时钟线也可以传送控制信号，例如时钟使能信号、同步或异步的清零信号等。图 3-54 给出了 EP2C5 的时钟控制模块的框图。

Cyclone II 的锁相环除了提供通用的时钟信号之外，还提供了对时钟信号进行处理的多种功能，包括：

- 时钟信号的倍频和分频；
- 时钟信号的相位移动；
- 可编程控制时钟信号的占空比；
- 最多输出三个内部时钟；
- 一个专用的外部时钟输出；
- 支持差分 I/O 端口的时钟输出；
- 手动时钟切换；
- 提供门锁信号；
- 提供三种时钟反馈模式；
- 提供时钟控制信号。

表 3-12 列出了锁相环提供的各种功能的详细内容，图 3-55 给出了 PLL 的结构框图。

表 3-12 锁相环功能

功能	描述
时钟信号的倍频和分频	倍频和分频的值为： $m / (n \times \text{标定计数器值})$ m 和后标定计数器（post-scale counter）C0~C2 的取值为 1~32， n 的取值为 1~4。
时钟信号的相位移动	PLL 使可编程设置的相移增量至少达到 45°。相移的最小分辨率由压控振荡器（VCO）的周期除以 8 的值来确定，例如，VCO 的频率为 1000MHz，则最小分辨率可以达到 $1/1000\text{MHz}/8 = 125\text{ps}$ 。
可编程控制的时钟信号占空比	PLL 可产生占空比可变的时钟信号，这个功能由每一个 PLL 中的 C0~C2 计数器支持。
输出的内部时钟数	PLL 有 3 个可以驱动全局时钟网络的时钟输出，其中一个（由 C2 产生）可以驱动一个专用的 PLL<#>_OUT 引脚（单端口或差分端口）。
输出的外部时钟数	C2 输出可以驱动一个专用的 PLL<#>_OUT 引脚。如果 C2 输出不驱动一个外部时钟的话，它可以驱动内部全局时钟网络。C2 输出也可以同时驱动外部时钟和内部全局时钟网络。
手动时钟切换	PLL 通过内部逻辑可以支持参考时钟的手动切换。在用户模式，某些应用需要有时钟裕量或需要两个不同的时钟频率，用户可以在 2 个参考时钟之间进行切换。
门锁信号	锁存信号表示有一个与参考时钟同相的稳定的时钟输出。PLL 中的可编程计数器可以在用户设定的输入时钟变化次数内，保持锁存信号为“低”，以保证在门锁信号有效前 PLL 先锁定。从锁存端口出来的门锁信号或非门锁信号都可以驱动一个内部逻辑或一个外部引脚。
时钟反馈模式	在零延时缓冲模式（zero delay buffer mode），外部时钟输出引脚的相位和零延时的时钟输入引脚对齐。 在常规模式（normal mode），PLL 补偿内部全局时钟网络的延时。这个延时是从输入时钟的引脚到 IOE 输出寄存器的时钟端口之间的延时，或者是从输入时钟的引脚到逻辑阵列寄存器的时钟端口之间的延时。 在无补偿模式（no compensation mode），PLL 不补偿任何时钟网络。
控制信号	信号 pllenable 可以使能或禁止 PLL 的工作。 信号 areset 可以复位/重新同步每一个 PLL 的输入。 信号 pfdena 用一个可编程的逻辑门来控制相位频率检测器（PFD）的输出。




图 3-53 C4 连接线




图 3-54 EP2C5 时钟控制模块




图 3-55 Cyclone II 器件的 PLL 结构

3.4.4.4 嵌入式存储器

Cyclone II 器件的嵌入式存储器由列向的 M4K 存储块构成。M4K 存储块包括输入寄存器和输出寄存器，输入寄存器可以同步写操作，输出寄存器用来进行流水线设计和改进系统性能。输出寄存器可以被旁路掉，但是输入寄存器不能被旁路。

每一个 M4K 块可以实现各种带（或不带）奇偶校验的存储功能，包括完全双端口、简单双端口、单端口的 RAM、ROM 和先进先出（FIFO）缓存器。M4K 存储块的特点由表 3-13 给出，图 3-56 给出了 M4K 存储块的结构框图。

表 3-13 M4K 存储块的特点

特点	描述
最高性能	250MHz
每个 M4K 存储块包含的比特数（包括奇偶校验位）	4,608
可支持的配置	4K×1, 2K×2, 1K×4, 512×8, 512×9, 256×16, 256×18 128×32（不适用于完全双端口），128×36（不适用于完全双端口）
奇偶校验位	一个字节有一个奇偶校验位。奇偶校验位和内部的用户逻辑一起完成奇偶检测，以识别错误，确保数据的完整。
字节使能	当写端口的数据宽度为 1, 2, 4, 8, 9, 16, 18, 32 或 36 时，M4K 存储块支持字节的写操作。字节使能信号允许输入数据被打上标记，这样器件就可以对特定的字节进行写操作。没有被写入的字节仍然保持原有的值。
打包模式（Packed mode）	如果两块独立的单端口存储器的容量不大于 M4K 存储块容量的一半的话，那么这两块单端口存储器可以打包成一块 M4K 存储块，且它们都配置成单时钟模式。
地址时钟使能	M4K 存储块支持地址时钟使能，即只要信号有效，则前一个地址就一直保持有效。这个特点对处理高缓应用中的丢失问题很有用。
存储器初始化文件（.mif）	当 M4K 存储块被配置成 RAM 或 ROM 时，用户可以使用一个初始化文件来预装载存储器的内容。
上电条件	输出被清除。
寄存器清除	只针对输出寄存器。
相同端口的写操作期间的读操作	新数据在时钟上升沿有效。
混合端口的写操作期间的读操作	旧数据在时钟上升沿有效。




图 3-56 M4K RAM 与 LAB 的行向连接

3.4.4.5 嵌入式乘法器

Cyclone II 器件有嵌入式乘法器模块，其优化的结构可以完成乘法密集型的数字信号处理运算，例如有限脉冲响应（FIR）滤波器、快速傅立叶变换（FFT）和离散余弦变换（DCT）等。根据应用的不同，嵌入式乘法器可以有两种基本模式：一个 18 比特乘法器或两个独立的 9 比特乘法器。

每一款 Cyclone II 器件都有 1~3 列嵌入式乘法器。在使用输入和输出寄存器的情况下，嵌入式乘法器最高可以 250MHz 的时钟操作。嵌入式乘法器包括乘法模块、输入/输出寄存器和输入输出接口。图 3-7 为嵌入式乘法器的结构框图。




图 3-57 嵌入式乘法器的结构框图

3.4.4.6 I/O 单元

I/O 单元(IOE)分布在 Cyclone II 器件四周的 I/O 模块中。每一个行 I/O 模块最多包含 5 个 IOE, 每一个列 I/O 模块最多包含 4 个 IOE。行 I/O 模块可以驱动行、列(仅 C4 连接线)和直接连线, 而列 I/O 模块只能驱动列连接线。

IOE 包括一个双向的 I/O 缓冲器和三个寄存器, 可以完成嵌入式双向单倍数据速率的传送。图 3-58 示出了 IOE 的结构框图。IOE 包括一个输入寄存器、一个输出寄存器和一个输出使能寄存器, 可以实现快速的建立时间和快速的传递时间。




图 3-58 IOE 的结构框图

3.5 FPGA 与 CPLD 的性能对比

FPGA 和 CPLD 都属于 PLD 器件, 从以上几个小结介绍的具体芯片来看, 它们在结构上都由三大部分组成, 分别是:

- (1) 一个二维的逻辑块阵列, 构成了 PLD 器件的逻辑组成核心;
- (2) 输入/输出块, 对 PLD 的输入/输出信号进行控制;
- (3) 连接逻辑块的互连资源, 由各种长度的连线线段组成, 其中也有一些可编程的连接开关, 它们用于逻辑块之间、逻辑块与输入/输出块之间的连接。

3.5.1 FPGA 与 CPLD 的结构

虽然 FPGA 和 CPLD 在很大程度上具有类似之处, 但由于在结构实现方式上存在差异, 使得它们在功能与性能上有所不同。图 3-59 和 3-60 分别示出了 CPLD 和 FPGA 的一般结构。

从图 3-59 可以看出 CPLD 主要由逻辑阵列块 (LAB)、I/O 控制模块 (IOB) 和可编程连线阵列 (PIA) 组成。LAB 采用了宏单元结构, 包括“与阵列”、或门和触发器, 能够有效地实现用户设计的各种组合逻辑和时序逻辑, IOB 用来驱动 I/O 引脚, 可编程连线阵列 PIA 是集中式的布线资源, 其作用是实现内部信号之间以及内部信号与芯片管脚之间的互连。另外, CPLD 中采用 EPROM、E²PROM 和 Flash 等存储器来保存编程信息。

FPGA 芯片由可构造逻辑块 (CLB)、可构造的输入/输出块 (IOB) 和可编程连线 (PI) 三种基本单元组成, 如图 3-60 所示。CLB 是 FPGA 的核心部分, 它可以实现用户设计的逻辑功能。每个 CLB 由一个组合逻辑、几个触发器、几个多路选择器和控制单元组成, 组合逻辑采用查找表来实现。IOB 位于芯片的四周, 其作用是芯片外部管脚和内部逻辑阵列提供一个接口, 它主要是由

逻辑门、触发器和控制单元组成。PI 位于芯片内 CLB 之间，经编程后形成连线网络，用于芯片内部逻辑之间的相互连接。另外，在 FPGA 芯片中还有点状分布的可配置存储器阵列，该存储器是 SRAM 存储器，用来装载配置文件，以控制 CLB、IOB、PI 的连接。




图 3-59 CPLD 内部结构图




图 3-60 FPGA 内部结构图

从以上 FPGA/CPLD 的结构可以总结出它们主要在以下几个方面存在差别：

1. 逻辑单元的粒度不一样，设计灵活性不同。FPGA 逻辑单元的粒度比 CPLD 小，因此设计更为灵活。
2. FPGA 芯片的逻辑门密度比 CPLD 芯片高。
3. CPLD 的内连线采用 PIA 结构，内连率很高，内部连线长度不会积累。FPGA 采用有限的布线线段连接内部各部件，内部连线长度会产生积累，因此需要人工布局布线来优化速度和面积。
4. CPLD 的 PIA 结构决定了它的布线延时是固定的和可预测的，即在设计输入不变的情况下，每次布局布线后其布线延时是一定的。FPGA 分段式布线结构导致了每次布局布线后延时是不一样的。
5. 虽然 CPLD 与 FPGA 都可集成成千上万门的数字逻辑电路，但比较而言，CPLD 更适合于完成各类算法和组合逻辑，而 FPGA 具有更丰富的触发器资源，更适合完成时序较多的逻辑电路。
6. CPLD 中采用 EPROM、E²PROM 和 Flash 等存储器来保存编程信息，断电以后配置信息不丢失，是非易失性的 PLD。FPGA 大多采用易失性的 SRAM 来存储配置信息，一旦掉电，芯片中的编程信息丢失，因此是易失性的 PLD。目前也有非易失性的 FPGA，采用 E²PROM 或 Flash 等非易失性的存储器来保存编程信息。由于非易失性存储器需要特殊的制造工艺步骤、需要编程的高电压（>10V），因此大大增加了 FPGA 设计的复杂性。
7. CPLD 的宏单元结构导致其功耗比 FPGA 高，集成度越高时，这种情况就越明显。

3.5.2 FPGA/CPLD 的优点

FPGA 和 CPLD 都是应用广泛的可编程逻辑器件，用它们来设计电子系统，具有中、小规模集成电路无法比拟的优点，表现在以下几个方面：

1. 随着 VLSI 技术的不断提高，FPGA/CPLD 芯片的集成度越来越大，单片容量已达到百万个逻辑门，能实现的功能越来越强，也易于实现单片系统。
2. FPGA/CPLD 芯片由厂家生产，设计人员只通过相应的软件来设计系统，不会带来硬件方面的损耗，因此采用 FPGA/CPLD 设计系统的研制开发费用相对较低。
3. 对 FPGA/CPLD 芯片，用户可以反复编程、擦除和使用。因此用 FPGA/CPLD 可以很灵活地试制原型产品，并可以在外围电路不变的情况下，通过修改程序来改变设计的功能。
4. FPGA/CPLD 芯片的电路设计周期短，可以快速地投放市场。FPGA/CPLD 设计工具中包括输入工具、仿真工具、版图设计工具和编程器等全线产品，使得设计人员在短时间内就可完成输入、编译、优化、仿真直至芯片制作等一系列工作。大大加快了产品的开发周期。

3.5.3 FPGA/CPLD 设计的一般流程

对 FPGA/CPLD 的设计流程一般可以归纳为以下的一些步骤：

第一步：设计输入。在传统设计中，设计人员是应用传统的原理图输入方法来开始设计的。自 90 年代开始，硬件描述语言的输入方法得到了广泛的应用。

第二步：前仿真。用户所设计的电路必须在布局布线前验证，目的是验证电路的逻辑功能是否有效。

第三步：设计输入编译（综合）。设计输入之后就有一个从高层次系统行为设计向低层次门级逻辑电路的转化翻译过程，即把设计输入的某种或某几种数据格式（网表）转化为底层软件能够识别的某种数据格式（网表），以求达到与其工艺无关。

第四步：设计输入的优化。对于上述综合生成的网表，根据布尔方程功能等效的原则，用更小更快的综合结果替代一些复杂的单元，并与指定的库映射生成新的网表，这是硬件描述语言输入方式中减小电路规模的一条必由之路。

第五步：布局布线。当初步的仿真被验证后，就开始布局布线。这一步可相对规划出 FPGA/CPLD 设计。

第六步：后仿真。设计人员需要利用在布局布线中获得的更精确的 RC 参数再次验证电路的功能和时序。

第七步：芯片配置。将经过仿真验证的设计通过下载电缆下载到 FPGA/CPLD 芯片中，完成设计。

3.6 可编程 SoC

随着集成电路技术的发展，越来越多的功能模块被集成到一块芯片中，从而促进了 FPGA 和各种 ASIC 功能模块的不断融合，形成了具有可编程逻辑功能的 SoC 产品。本节以 Altera 公司（现属于 Intel 公司）的 Cyclone V 系列 FPGA 为例，介绍 FPGA 向可编程 SoC 发展的趋势。

3.6.1 Cyclone V 结构概述

Cyclone V 系列 FPGA 是 Altera 公司提供的高性能、低成本和最低功耗的 28nm 工艺的 FPGA，包括 Cyclone V E、Cyclone V GX、Cyclone V GT、Cyclone V SE、Cyclone V SX 和 Cyclone V ST

五个子系列。从结构上看, Cyclone V 已经不是单纯的可编程逻辑芯片, 在保留可编程逻辑模块和基本扩展模块(如存储器模块、数字信号处理模块)的同时, 增加了收发器模块以及嵌入式处理器, 形成了可编程 SoC。与以前的 FPGA 器件相比, Cyclone V 最大可降低 40% 的功耗, 适用于自动控制、无线/有线通信等领域。

表 3-14 给出了 Cyclone V 子系列在结构上增加的主要模块, 图 3-61 示出了 Cyclone V 系列器件中的主要功能模块, 除了可编程逻辑模块, 还有基于 ARM 的硬核处理器系统(HPS: Hard Processor System)、存储器模块、精度可变的数字信号处理模块、外部存储器接口控制器、PCIe 硬核模块、PLL 和通信收发器等。




图 3-61 Cyclone V 系列器件的主要功能模块

表 3-14 Cyclone V子系列主要功能模块

Cyclone V子系列	功能模块说明
Cyclone V E	该系列性能经过优化, 达到最低系统开销和最低功耗, 适用于很多需要通用逻辑设计和 DSP 的应用场景。
Cyclone V GX	该系列增加了收发器, 针对 614Mbps~3.125Gbps 通信应用场景进行了性能优化, 达到最低开销和最低功耗。
Cyclone V GT	该系列增加了收发器, 它是针对 6.144Gbps 通信应用的最低开销和最低功耗的 FPGA 器件。
Cyclone V SE	该系列是集成了基于 ARM 内核的 HPS 的 SoC 器件。
Cyclone V SX	该系列是集成了基于 ARM 内核的 HPS 和 3.125Gbps 收发器的 SoC 器件。
Cyclone V ST	该系列是集成了基于 ARM 内核的 HPS 和 6.144Gbps 收发器的 SoC 器件。

表 3-15 给出了 Cyclone V 各子系列器件的最多内部资源。因为每个子系列包含不同的型号, 每种型号的内部资源种类和数量也不相同, 所以此处仅选择每个子系列中内部资源最多的型号列出, 所选择的型号放在子系列名称后面的括号里。

表 3-15 Cyclone V 子系列器件的最大内部资源

内部资源		名称					
		Cyclone V E (A9)	Cyclone V GX (C9)	Cyclone V GT (D9)	Cyclone V SE (A6)	Cyclone V SX (C6)	Cyclone V ST (D6)
逻辑单元 (LE) (K)		301	301	301	110	110	110
ALM		113,560	113,560	113,560	41,509	41,509	41,509
寄存器		454,240	454,240	454,240	166,036	166,036	166,036
存储器 (Kb)	M10K	12,200	12,200	12,200	5,570	5,570	5,570
	MLAB	1,717	1,717	1,717	621	621	621
可变精度 DSP 块		342	342	342	112	112	112
18×18 乘法器		684	684	684	224	224	224
FPGA PLL		8	8	8	6	6	6
HPS PLL		-	-	-	3	3	3
3 Gbps 收发器		-	12	-	-	9	-
6.144Gbps 收发器		-	-	12	-	-	9
FPGA GPIO		224	560	560	288	288	288
HPS I/O		-	-	-	181	181	181
LVDS	发送器	56	140	140	72	72	72
	接收器	56	140	140	72	72	72
PCIe 硬核 IP 模块		-	2	2		2 ⁽¹⁾	2
FPGA 硬核存储器控制器		1	2	2	1	1	1
HPS 硬核存储器控制器		-	-	-	1	1	1
ARM Cortex-A9 微处理器内核		-	-	-	单核或双核	双核	双核

3.6.1.1 逻辑阵列块 LAB

Cyclone V 器件实现可编程逻辑的核心架构是逻辑阵列，由逻辑阵列块 (LAB) 组成。用户可以对 LAB 进行配置，实现逻辑功能、运算功能和寄存器功能。此外，Cyclone V 器件有四分之一的 LAB 可以配置成存储器来使用，这样的 LAB 叫做 MLAB。MLAB 除了具备常规 LAB 的全部性能以外，还可以配置成双端口存储器。

图 3-62 给出了 LAB/MLAB 及其内部连接的概览图。从图中可见，每一个 LAB/MLAB 包含 10 个自适应逻辑模块 (Adaptive Logic Modules, ALM)，一个 LAB/MLAB 可以通过局部连线 (local interconnect)、行连线带 (row interconnect)、列连线带 (column interconnect)、直接连线 (direct link interconnect) 等连线资源和其他 LAB/MLAB、存储器模块、数字信号处理模块、输入/输出模块相连。




图 3-62 Cyclone V 器件的 LAB 及其内部连接图

一个 LAB/MLAB 中 ALM 的排列如图 3-63 所示。MLAB 中的每个 ALM 可以作为常规 ALM 使用，也可以配置成一个简单的 32×2 双端口 SRAM，因此 10 个 ALM 可以配置成一个 32×20 双端口 SRAM。一个 LAB 可以驱动自身内部的 10 个 ALM，还可以驱动左右相邻的 LAB 内的 10 个 ALM，因此总共可以驱动 30 个 ALM。




图 3-63 一个 LAB/MLAB 中 ALM 的排列情况

一个 ALM 最多有 8 个外部输入信号，内部结构包括自适应 LUT、两个全加器和四个寄存器，如图 3-64 所示。ALM 可以工作在不同模式下，每种工作模式可以形成不同输入个数的查找表，可

以实现逻辑功能和运算功能。自适应 LUT、全加器和寄存器都可以驱动 ALM 的输出线，ALM 的输出线又可以驱动局部连线、行连线带、列连线带、直接连线等连线资源。实现组合逻辑功能时，寄存器可以被旁路掉。




图 3-64 ALM 的内部结构

3.6.1.2 精度可调的 DSP 模块

Cyclone V 器件的 DSP 模块支持高精度、高性能的数字信号处理应用，其运算精度可以根据需要进行改变。一个精度可调的 DSP 模块可以完成多种精度的乘法运算或乘/累加运算，具体类型如表 3-16 所示。

表 3-16 精度可调的 DSP 模块支持的操作类型

支持的操作类型	支持的操作个数	是否支持预加器	是否支持内部系数	是否支持输入级联	是否支持链式输出	备注
独立的 9×9 乘法	3	否	否	否	否	在 1 个精度可调的 DSP 模块内部
独立的 18×18 乘法	2	是	是	是	否	
独立的 18×19 乘法	2	是	是	是	否	
独立的 18×25 乘法	1	是	是	是	是	
独立的 20×24 乘法	1	是	是	是	是	
独立的 27×27 乘法	1	是	是	是	是	
2 个 18×19 乘法之后相加	1	是	是	是	是	
18×18 乘法并加 36 比特输入	1	是	否	否	是	需要 2 个精度可调的 DSP 模块
18×19 复数乘法	1	否	否	是	否	

精度可调的 DSP 模块的结构如图 3-65 所示，主要包括输入寄存器组（input register bank）、预加器（pre-adder）、内部系数表（internal coefficient）、乘法器（multiplier）、加法器（adder）、

累加器/链式输出加法器（accumulator/chainout adder）、脉动寄存器（systolic register）、双累加寄存器（double accumulator register）和输出寄存器（output register bank）等。




图 3-65 精度可调的 DSP 的内部结构

1、输入寄存器组

输入寄存器组包括数据、动态控制信号和 2 组延迟寄存器，如图 3-66 所示。所有的寄存器都是上升沿触发，在上电时清除。乘数可以先送给输入寄存器，通过输入寄存器传送给乘法器，或者直接送给乘法器，把输入寄存器旁路掉。输入寄存器接收的控制信号有时钟信号 CLK[2..0]、使能信号 ENA[2..0]和清除信号 ACLR[0]。

2、预加器

每个 DSP 模块中有两个 19-bit 的预加器，可以配置成两个独立的 19-bit 预加器或者一个 27-bit 预加器。预加器可以完成加法和减法运算，在 18×19 乘法中可以完成 18-bit 有符号数的加/减法或 17-bit 无符号数的加/减法，在 27×27 乘法中可以完成 26-bit 的加/减法。

3、内部系数表

DSP 模块的乘法器的输入数据即可以来自外部输入又可以来自内部系数表。内部系数表最多可以存放 8 个常系数，支持 18-bit 和 27-bit 的乘法模式。在使用内部系数表的时候，控制信号 COEFSELA/COEFSELB 用来选择多路复用器。

4、乘法器

每个 DSP 模块中有 2 个乘法器，这 2 个乘法器可以根据需要配置成 1 个 27×27 乘法器，或配

置成 2 个 18×19 乘法器，或配置成 3 个 9×9 乘法器，因此，在一个 DSP 模块中可以并行执行多个乘法操作。




图 3-66 18×19 乘法模式中的输入寄存器组

5、加法器

乘法器之后的加法器也有各种配置形式，可以配置成一个 64-bit 加法器，和后面的累加器一起使用。在 18×19 乘法模式下，加法器可以分成 2 个 37-bit 加法器，为两个独立的 18×19 乘法运算分别生成 37-bit 的完整结果。在 9×9 乘法模式下，加法器可以分成 3 个 18-bit 加法器，分别产生 3 个 9×9 乘法运算结果。

6、累加器/链式输出加法器

精度可调 DSP 模块中有一个 64-bit 累加器（或作为 64-bit 链式加法器），可以在控制信号 NEGATE、LOADCONST、ACCUMULATE 的控制下完成清零、预置、累加和抽取运算。在使能了双累加寄存器的情况下，该累加器可以实现双累加操作。

7、脉动寄存器

每个精度可调 DSP 模块中有 2 组脉动寄存器。第一组脉动寄存器包括 18-bit 和 19-bit 寄存器，分别用于存放图 3-65 中上面一个乘法器的 18-bit 和 19-bit 输入数据。第二组脉动寄存器对传递给下一个 DSP 模块的链式输出数据进行延迟。脉动寄存器在使用时，其时钟信号要与输出寄存器的时钟信号同源。如果 DSP 模块没有被配置成脉动 FIR 模式，则脉动寄存器就可以旁路掉。

8、双累加寄存器

双累加寄存器是在累加器反馈通路上附加的寄存器，它的控制信号 CLK、ENA、ACLR 与输出寄存器一致。启动双累加寄存器可以实现两个累加器通道，但会引起累加器反馈通路上额外的时钟周期延迟。

9、输出寄存器

64-bit 输出寄存器是上升沿触发，在上电时清除，不使用时可以旁路掉。输出寄存器接收的控制信号有时钟信号 CLK[2..0]、使能信号 ENA[2..0]和清除信号 ACLR[1]。

3.6.1.3 嵌入式存储器

Cyclone V 器件有两类嵌入式存储器资源：M10K 和 MLAB。M10K 是专用的存储器模块，每块包含 10K 比特容量，适用于需要大量存储器阵列、同时需要大量独立端口的情况。MLAB 是包含 640-bit 存储器的逻辑阵列块，适合构建字宽大、深度浅的存储器阵列。MLAB 的优化结构适合于实现 DSP 应用中的移位寄存器、FIFO 缓冲器（字宽大、深度浅）以及滤波器延迟线等功能。每个 MLAB 由 10 个 ALM 组成，可以配置成 32×20 简单双端口 SRAM。表 3-14 给出了 Cyclone V 各子系列的最大的 M10K 和 MLAB 资源量。

嵌入式存储器资源可以构建的双端口存储器的数据流形式如图 3-67 所示。端口 A 和端口 B 分别有数据输入端和数据输出端。如果端口 A（端口 B）的输入数据从端口 A（端口 B）的输出端输出，称为相同端口数据流；如果端口 A（端口 B）的输入数据从端口 B（端口 A）的输出端输出，则称为混合端口数据流。




图 3-67 相同端口数据流和混合端口数据流

嵌入式存储器有 6 种工作模式，分别是单端口 RAM（Single-port RAM）、简单双端口 RAM（Simple dual-port RAM）、双端口 RAM（True dual-port RAM）、移位寄存器（Shift-register）、ROM 和 FIFO 模式，它们的功能描述见表 3-17。

表 3-17 嵌入式存储器模式


存储器模式	M10K	MLAB	说明
单端口 RAM	支持	支持	该模式下，存储器在某一个时刻只能进行一个读操作或一个写操作。
简单双端口 RAM	支持	支持	该模式下，可以对不同存储单元同时执行一个读操作和一个写操作，比如端口 A 执行写操作，端口 B 执行读操作。
双端口 RAM	支持	-	该模式下，可以对两个端口进行各种组合操作，比如两个读操作，或者两个写操作，或者一个读操作和一个写操作，并且可以采用 2 个不同时钟信号。

移位寄存器	支持	支持	该模式下，存储器模块可以用作移位寄存器以节约逻辑资源和布线资源。这种模式适用于需要局部数据存储的 DSP 应用，比如 FIR 滤波器、伪随机数产生器、多通道滤波器、自相关/互相关功能。传统方式中，局部数据存储采用标准触发器来完成，大移位寄存器会耗费大量逻辑单元。
ROM	支持	支持	该模式下，存储器模块可以用作 ROM，该 ROM 有如下特征： ● 可以用.mif 或.hex 文件来初始化 ROM 内的数据； ● 在 M10K 中，ROM 的地址线是寄存传输的，而在 MLAB 中，ROM 的地址线是不被寄存的，只适用于简单双端口模式； ● 输出数据可以是寄存输出或者非寄存输出； ● 输出寄存器可以被异步清除； ● ROM 的读操作与单端口 RAM 的读操作相同。
FIFO	支持	支持	该模式下，存储器模块可以用作 FIFO 缓冲器。MLAB 适用于小型的、深度浅的 FIFO 设计，但是它不支持混合宽度的 FIFO 模式（即输入端口和输出端口的数据宽度不一致）。

3.6.1.4 时钟网络

Cyclone V 器件的时钟网络是分层次的，包括全局时钟网络（GCLK）、局域时钟网络（RCLK）和外设时钟网络（PCLK）。外部时钟输入管脚、PLL 输出、高速串行接口输出和内部逻辑都可以驱动 GCLK、RCLK 和 PCLK。

GCLK 可以驱动整个器件，为 ALM、DSP 模块、嵌入式存储器、PLL 等功能模块提供低偏移时钟源。Cyclone V 器件的 IOE 和内部逻辑也可以驱动 GCLK，产生全局时钟和同步清除、异步清除、时钟使能等大扇出的控制信号。图 3-68 给出了 GCLK 时钟网络的示意图。



(a) Cyclone V E, GX, GT 器件

(b) Cyclone V SE, SX, ST 器件

图 3-68 GCLK 时钟网络示意图

RCLK 网络只在其所驱动的象限内有效，它为器件的一个象限区域提供插入延迟和偏移最小的时钟信号。Cyclone V 器件的 IOE 和给定象限内的逻辑也可以驱动 RCLK，产生内部局部时钟信号和其他大扇出信号。图 3-69 给出了 RCLK 时钟网络的示意图。




图 3-69 RCLK 时钟网络示意图

Cyclone V 器件只提供来自左侧外设的水平方向的 PCLK。PLD 收发器接口时钟、水平 I/O 管脚和内部逻辑都可以驱动 PCLK。与 GCLK 和 RCLK 相比，PCLK 的时钟偏移更大，因此可以作为一般的布线驱动时钟。图 3-70 给出了 PCLK 时钟网络的示意图。




图 3-70 PCLK 时钟网络示意图

Cyclone V 器件内部最多有 8 个分数倍频锁相环（fractional PLL），它有强大的时钟管理功能。分数倍频 PLL 即可以作为整数倍频 PLL 使用也可以作为分数倍频 PLL 使用，支持整数倍频和分数倍频的频率合成功能。

3.6.1.5 I/O 单元特性

Cyclone V 器件的 I/O 单元（IOE）分布在器件四周的 I/O 模块中，内部包含双向 I/O 缓冲器和寄存器，支持嵌入式的双向单倍速（SDR）或双倍速（DDR）数据传输。在 Cyclone V SE、SX、ST 几个子系列器件中，还有为 HPS 服务的 IOE。Cyclone V 器件的 IOE 如图 3-71 所示。

IOE 的输入通路把来自外部管脚的数据送到芯片内部，该通路包括 DDR 输入寄存器、对准和同步寄存器以及半速率模块（half data rate block），在不需要的情况，这些寄存器都可以旁路掉。IOE 的输出通路是把内部数据送到外部管脚，包括输出寄存器和 OE 寄存器、对准寄存器以及半速率模块（half data rate block），在不需要的情况，这些寄存器也可以旁路掉。




图 3-71 Cyclone V器件的 IOE 结构

表 3-18 列出了 IOE 的可编程设置的特性，这些可编程特性可以提高性能、减小干扰，优化延时特性。

表 3-18 IOE 可编程设置的特性

特性	设置	赋值名	支持的 I/O 标准	是否支持 HPS I/O
压摆率控制	0: 慢速 1: 快速 (缺省)	Slew Rate	● 3.0/3.3V LVTTL ● 1.2/1.5/1.8/2.5/3.0/3.3 LVCMOS ● SSTL-2/SSTL-18/SSTL-15 ● 1.8/1.5/1.2V HSTL ● 3.0V PCI ● 3.0V PCI-X ● Differential SSTL-2/ Differential SSTL-18/ Differential SSTL-15 ● Differential 1.8/1.5/1.2V HSTL	是
可编程的输出缓冲器延迟	0 ps (缺省) 50 ps	Output Buffer Delay	● 3.0/3.3V LVTTL ● 1.2/1.5/1.8/2.5/3.0/3.3	-

迟	100 ps 150 ps		LVC MOS ● SSTL-2/SSTL-18/SSTL-15/ SSTL-135/SSTL-125 ● 1.8/1.5/1.2V HSTL ● HSUL-12 ● 3.0V PCI ● 3.0V PCI-X ● Differential SSTL-2/ Differential SSTL-18/ Differential SSTL-15 Differential SSTL-135/ Differential SSTL-125 ● Differential 1.8/1.5/1.2V HSTL ● Differential 1.2-V HSUL	
开漏输出	● On ● Off (缺省)	-	● 3.0/3.3V LVTTL ● 1.2/1.5/1.8/2.5/3.0/3.3 LVC MOS ● SSTL-2/SSTL-18/SSTL-15/ SSTL-135/SSTL-125 ● 1.8/1.5/1.2V HSTL ● HSUL-12 ● 3.0V PCI ● 3.0V PCI-X	是
总线保持	● On ● Off (缺省)	Enable Bus-Hold Circuitry	● 3.0/3.3V LVTTL ● 1.2/1.5/1.8/2.5/3.0/3.3 LVC MOS ● SSTL-2/SSTL-18/SSTL-15/ SSTL-135/SSTL-125 ● 1.8/1.5/1.2V HSTL ● HSUL-12 ● 3.0V PCI ● 3.0V PCI-X	是
弱上拉电阻	● On ● Off (缺省)	Weak Pull-Up Resistor	● 3.0/3.3V LVTTL ● 1.2/1.5/1.8/2.5/3.0/3.3 LVC MOS ● SSTL-2/SSTL-18/SSTL-15/ SSTL-135/SSTL-125 ● 1.8/1.5/1.2V HSTL ● HSUL-12 ● 3.0V PCI ● 3.0V PCI-X	是
预加重	● 0 (禁止) ● 1 (使能)	Programmable Pre-emphasis	● LVDS ● RSDS	-

	缺省为 1		● Mini-LVDS	
差分输出电压	● 0 (低) ● 1 (中) ● 2 (高) 缺省为 2	Programmable Differential Output Voltage(VOD)	● LVDS ● RSDS ● Mini-LVDS	-
片内钳位二极管	● On ● Off (缺省)	Clamping Diode	● 3.0/3.3V LVTTL ● 3.0/3.3 LVCMOS ● 3.0V PCI ● 3.0V PCI-X	是

3.6.1.6 外部存储器接口

Cyclone V器件的结构可以支持高数据带宽的外部存储器接口,其 I/O 模块可以满足高性能的外部存储器接口的设计需求。Cyclone V器件支持的外部存储器标准有 DDR3、DDR2 和 LPDDR2 SDRAM。

Cyclone V内部的存储器控制器有两种实现方式,采用内部逻辑实现的为软核存储器控制器,采用专用硬件实现的为硬核存储器控制器。硬核存储器控制器支持全速率的外部存储器接口,软核存储器控制器支持半速率的外部存储器接口。Cyclone V SoC 器件的 HPS 还包含一个额外的硬核存储器接口控制器,也支持 DDR3、DDR2 和 LPDDR2 SDRAM。

每个存储器控制器支持宽度为 8~32-bit、最大容量为 4-Gb 的存储器。表 3-19 给出了 Cyclone V 外部存储器接口的性能。

表 3-19 Cyclone V外部存储器接口的性能

接口标准	电压 (V)	最大频率 (MHz)		最小频率 (MHz)
		硬核控制器	软核控制器	
DDR3 SDRAM	1.5	400	303	303
	1.35	400	303	303
DDR2 SDRAM	1.8	400	303	167
LPDDR2 SDRAM	1.2	333	300	167

在 Cyclone V器件中,不支持收发器的 I/O 模块都可以构建存储器接口电路。这些 I/O 模块提供了差分输入缓冲器,可以完成差分读数据选通和提供时钟等操作。

Cyclone V的存储器接口支持外部存储器的输入/输出线 DQ 和选通线 DQS, DQ 总线的宽度可以是×8、×16 模式。由于 I/O 模块是分布在器件四周的,因此在上、下、左、右四周都可以形成存储器接口的 DQ/DQS 总线组,不同器件各边的 DQ/DQS 总线组的个数不一样。

Cyclone V的存储器接口包括 DQS 相移电路、PHY 时钟网络、DQS 逻辑时钟、动态片内匹配阻抗 (OCT) 控制、IOE 寄存器、延迟链路等,这些结构能够实现快速和稳健的存储器接口。

DQS 相移电路的作用是利用延迟锁相环 (DLL) 给 DQS 管脚的信号提供相位偏移,用于 DQS 管脚作为 FPGA 的输入时钟或选通信号时,以补偿由于处理、电压和温度等带来的延迟误差。

PHY 时钟网络是为外部存储器接口专门设计的高速、低偏移物理层时钟网络。Cyclone V器件的上、下两边最多有 4 个 PHY 时钟网络,左、右两边最多有 2 个 PHY 时钟网络。每个 PHY 时钟网络都可以覆盖一个 I/O 模块,并由相邻的锁相环 (PLL) 驱动。

每一个 DQS 管脚都会连接到一个独立的 DQS 逻辑块,这个逻辑块包括 DQS 使能控制电路、DQS 延迟链和 DQS 后同步电路等,其主要功能是实现 DQS 信号的设置,保持 DQS 信号的稳定,

达到延迟要求。

动态 OCT 控制模块由一系列寄存器组成，这些寄存器可以在读操作时动态地开启片内并行匹配阻抗 (R_{TOCT})，在写操作时关闭 R_{TOCT} 。

IOE 寄存器包括输入通道寄存器和输出通道寄存器。输入通道寄存器可以捕获数据、同步数据，实现数据的快速传输。输出通道寄存器可以把来自 FPGA 内部的组合输出或寄存输出数据以单倍速和双倍速（或双倍速的一般速率）的方式传输出去。这些寄存器在不需要的时候都可以旁路掉。

Cyclone V 器件的 I/O 模块和 DQS 逻辑模块中都有在运行时可调的延迟链路，延迟链路可以通过 I/O 模块和 DQS 的配置来设置，以达到信号在时间上的匹配。

3.6.2 低功耗串行收发器

Cyclone V 器件带有低功耗收发器，总的传输速率为 3.125~6.144Gbps，最多有 12 个全双工信道，串行数据速率在 614Mbps 到 6.144Gbps 之间。Cyclone V 器件有背板式兼容收发器，支持 PCIe Base Specification 2.0 Gen1 和 Gen2 协议，收发器中有物理编码子层（Physical coding sublayer, PCS）和物理媒体连接层（Physical medium attachment layers, PMA）。Cyclone V 器件的收发器符合很多协议和数据传输标准，应用范围较广。

Cyclone V 器件的收发器的一种基本布局如图 3-72 所示，图中展示了 Cyclone V 器件内部的主要功能模块。收发器的时钟是由内部高速时钟网络提供的专用时钟连接通道来提供，也可以使用非整数锁相环（fractional phase-locked loop, fPLL）给收发器提供时钟。




图 3-72 Cyclone V 收发器的布局

嵌入式 PCIe 硬核可以实现以下 PCIe 协议栈：

- 物理接口/媒体接入控制层（PHY/MAC）

- 数据链路层
- 传输层

像收发器这样的嵌入式硬核在提升器件性能的同时，大大节省了 FPGA 的逻辑资源，减小了设计时间，提高了设计效率。

在 Cyclone V 器件的收发器中，三个信道组成一个收发器组，有些器件也支持四个信道一组或者五个信道一组的情况。收发器组最多有四个，即 12 个信道。图 3-73 是 GX/GT 器件的信道分组情况，可以是 3 个信道一组或 5 个信道一组，只有一个 PCIe 硬核。




图 3-73 GX/GT 器件的信道分组

图 3-74 是收发器信道的结构框图，包括物理传输介质、发送器 PMA 和 PCS、接收器 PMA 和 PCS、PIPE 接口、PCIe 硬核以及 FPGA 结构。收发器信道与 FPGA 结构的连接可以通过两种方式进行，一种是旁路掉 PIPE 接口和 PCIe 硬核，直接与 FPGA 结构相连，另一种是通过 PIPE 接口和 PCIe 硬核与 FPGA 结构相连。用户可以采用多个信道一起使用的方式来实现多通道连接。

物理媒体连接层 PMA 的结构如图 3-75 所示，包括发送器和接收器通路、时钟倍频单元 PLL 和时钟分频器。PMA 的模拟电路和片内差分负载需要校准模块来补偿由于处理、电压和温度因素引起的误差。





图 3-74 GX/GT 器件的信道分组



Notes:

1. The channel PLL provides the serial clock when configured as a CMU PLL.
2. The channel PLL recovers the clock and serial data stream when configured as a CDR.

图 3-75 PMA 结构图

收发器的物理编码子层 PCS 路径有两种配置形式：单字节宽度和双字节宽度，具体采用哪一种取决于 PMA 和 PCS 之间的信道宽度。单字节宽度为 8 或 10bits，双字节宽度为 16 或 20bits。图 3-76 给出了 PCS 的结构图。




图 3-76 PCS 结构图

从图 3-76 可见，发送器的 PCS 数据通路包括相位补偿 FIFO、字节串行器、8/10bit 编码器和比特延迟器等。接收器的 PCS 数据通路包括字节对准、速率匹配 FIFO、8/10bit 译码器、解串行器、字节排序以及相位补偿 FIFO 等。

3.6.3 硬核处理器系统

Cyclone V SoC 器件包括两大部分：单核或双核 ARM Cortex-A9 硬核处理器系统（Hard Processor System, HPS）和 FPGA。HPS 架构集成了丰富的外设，可以增强单片器件的性能，减小板级尺寸。因为 Cyclone V SoC 器件包含了 HPS，所以外部管脚就要区分 HPS 的 I/O 和 FPGA 的 I/O。




图 3-77 Cyclone V SoC 器件的结构框图

Cyclone V SoC 器件的结构框图如图 3-77 所示，从图中可见 SoC 器件的内部架构分为 HPS 部分和 FPGA 部分，两部分之间通过 HPS-FPGA 接口连接。HPS 包括的模块有：

- 单个或两个 ARM Cortex-A9 内核的微处理器单元（MPU）
- Flash 存储器控制器
- SDRAM 控制器子系统
- 系统连接网络
- 片内存储器
- 接口外设
- 调试单元
- 锁相环（PLL）

FPGA 部分包括的模块有：

- FPGA 可编程逻辑结构
- 控制模块
- PLL
- 高速串行接口收发器
- PCIe 硬核控制器
- 硬核存储器控制器

HPS 和 FPGA 之间的通信是通过两者之间的总线桥来进行的。在上电复位时，HPS 可以有多种启动方式，包括由 FPGA 启动或外部 Flash 启动。FPGA 可以由 HPS 来配置，也可以由外部器件来配置。

HPS 和 FPGA 有各自的管脚，两者之间的管脚不能共享。HPS 的 I/O 管脚由 MPU 运行的启动软件来配置，FPGA 的 I/O 管脚由 FPGA 配置文件来配置。

HPS 和 FPGA 的外部供电电源是分开的，上电操作也是独立的。用户可以只打开 HPS 的电源，不打开 FPGA 的电源。但是打开 FPGA 电源时，HPS 必须是已经上电的状态或者与 FPGA 同时上电，FPGA 不能单独上电。

图 3-78 是 HPS 的结构框图，从图中可见 HPS 包含了丰富的外设资源和多种接口功能，以下对 HPS 各部分的功能做进一步的介绍。




图 3-78 HPS 结构框图

1. Cortex-A9 MPCore

HPS 的核心是单个或两个 Cortex-A9 处理器，每个处理器是单指令流、多数据流（SIMD）协同处理器，可以进行向量浮点操作。处理器具有 SCU（Snoop Control Unit）机制，以确保处理器之间的一致性，有 ACP（Accelerator Coherency Port）机制，接收一致性存储器访问请求，有中断控制器。每个处理器有一个通用定时器和一个看门狗定时器，有 32KB 指令高缓和 32KB 数据高缓（L1 层），有存储器管理单元（MMU）。L2 共享高缓容量为 512KB。

2. HPS 接口

HPS 有多种对外接口，其中 HPS-FPGA 存储器映射接口是两者之间主要的通信通道。HPS-FPGA 存储器映射接口又分为 FPGA-to-HPS 桥、HPS-to-FPGA 桥以及简化的 HPS-to-FPGA 桥。

FPGA-to-HPS 桥是高性能总线，配置的数据宽度可以是 32 位、64 位或 128 位。FPGA 作为主设备，可以访问 HPS 里面的从设备，此时，HPS 的地址空间对 FPGA 来说都是可见的。这个接口还支持对一致性存储器接口的访问。

HPS-to-FPGA 桥是高性能总线，配置的数据宽度可以是 32 位、64 位或 128 位。此时，HPS 作为主设备，可以访问 FPGA 里面的从设备。简化的 HPS-to-FPGA 桥的数据宽度固定为 32 位，允许 HPS 作为主设备去访问 FPGA 里面的从设备。

HPS 还有一些其他的接口，包括 TPIU trace、DMA 外设接口、FPGA 管理器接口、中断、HPS 调试接口、HPS-to-FPGA JTAG 接口等，在此不一一介绍，请查阅 Cyclone V SoC 器件的相关手册。

3. 系统互连网络

HPS 互连网络包括 L3 互连网络和 L4 总线。L3 互连网络包括 L3 主开关矩阵、L3 主设备开关矩阵和 L3 从设备开关矩阵。

4. SDRAM 控制器子系统

HPS 和 FPGA 中的主设备都可以访问 SDRAM 控制器子系统。SDRAM 控制器子系统支持 DDR2、DDR3、LPDDR2 器件，支持纠错码 ECC，其所有的端口都支持存储器保护和相互访问功能。

SDRAM 控制器子系统由 SDRAM 控制器、DDR PHY、控制和状态寄存器以及它们的接口组成。SDRAM 控制器包含一个多端口前端 (MPFE)，可以接收来自 HPS 和 FPGA 的访问请求，DDR PHY 把一个单端口存储器控制器连接到 HPS 存储器 I/O 端口上。

5. 片内存储器

HPS 片内 RAM 容量是 64KB，有 64bit 从设备接口。片内启动 ROM 容量是 64KB，里面存放的是支持 HPS 启动的代码，只能用于 HPS 的启动。

6. Flash 存储器控制器

HPS 的 Flash 控制器包括 NAND Flash 控制器、Quad SPI Flash 控制器。NAND Flash 控制器支持多种类、多公司的 Flash 存储器产品，支持可编程 512 字节和 1024 字节 ECC 扇区尺寸，支持每页的容量可以是 512 字节、2KB、4KB 和 8KB，支持内部 DMA 以及支持可编程的访问时序等。

Quad SPI Flash 控制器支持 SPIx1、SPIx2、SPIx4 串行 NOR Flash 存储器，支持直接访问和间接访问模式，支持单、双、四个 I/O 指令，支持最多 4 颗芯片的选择。Quad SPI Flash 控制器提供可编程设置的写保护区域、可编程设置的延迟、可编程设置的器件容量、可编程波特率产生器等功能。

7. SD/MMC 控制器

SD/MMC 控制器支持 CE-ATA 数字协议命令，只支持单数据速率 (SDR) 模式，支持多种类型的多媒体卡，提供可编程的 1bit、4bit 和 8bit 数据宽度，提供可编程的卡的类型有 SD、SDIO 和 MMC。

8. 片内外设

HPS 支持的外设有时钟管理器、复位管理器、系统管理器、扫描管理器、定时器、看门狗定时器、DMA 控制器、FPGA 管理等。这些外设分别对时钟、复位资源、系统功能和控制信号、I/O 管脚扫描、定时、高带宽数据传输、FPGA 配置等功能进行管理。

9. 外设接口

HPS 支持多种类型的片外的外设接口，包括 EMAC、USB、I2C、UART、CAN、主 SPI、从 SPI、GPIO 等，提供了强大的系统构建能力。

习题

1. 什么叫做现场可编程性？
2. 可编程逻辑器件有什么优点？
3. 基于乘积项和基于查找表的方法是如何实现组合逻辑的？
4. FPGA 和 CPLD 在结构上有什么区别？
5. FPGA 和 CPLD 在性能上有哪些相同点和不同点？
6. 简述 FPGA 和 CPLD 的设计流程。
7. Xilinx 公司的 XC3000 系列 FPGA 结构包括哪几个主要部分？各部分功能是什么？
8. Xilinx 公司的 Virtex-II 系列 FPGA 结构包括哪些主要部分？各部分功能是什么？
9. Altera 的 FLEX10K 系列器件结构包括哪几个主要部分？各部分功能是什么？
10. Altera 的 Cyclone II 系列器件结构包括哪些主要部分？各部分功能是什么？
11. Cyclone II SoC 器件在结构上有什么特点？