Trường Đại học Bách khoa Đại học Quốc gia Thành phố Hồ Chí Minh Khoa Khoa học và Kỹ thuật Máy tính Môn học: Kiến trúc máy tính Học kỳ 1/2022-2023 Thời gian: 90 phút - Mã đề: 001

Ghi chú:

- Các đáp án điền vào khung trả lời câu hỏi phải viết bằng chữ in HOA. Bất kỳ hình thức trả lời nào vi phạm quy định trên đều không được chấp nhận.
- Sinh viên không được phép mang tài liệu.
- Sinh viên phải nộp lại toàn bộ đề thi sau khi làm bài. Nếu đề thi thiếu trang sẽ xem như bài làm không hợp lệ.

Họ và tên:	Mã số học viên:
Bảng trả lời câu hỏi (đáp án điền vào bằng chữ in HOA)	

1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
A	В	С	D	D	A	A	A	С	D	С	D	D	D	D
16	17	18	19	20	21	22	23	24	25	26	27	28	29	30
В	A	A	В	D	A	В	С	В	В	D	С	A	С	В
31	32	33	34	35	36	37	38	39	40	41	42	43	44	45
A	D	A	С	A	С	В	С	В	С	D	В	D	С	A

Câu hỏi

- 1. Chọn định nghĩa chính xác khi nói về tính cục bộ thời gian (Temporal locality) khi nói về Cache.
 - A) Các mục được truy cập gần đây có thể sẽ sớm được truy cập lại.
 - B) Các mục gần những mục được truy cập gần đây có thể sẽ sớm được truy cập.
 - C) Các mục được truy cập gần đây có thể sẽ không được truy cập lại.
 - D) Các mục gần những mục được truy cập gần đây có thể sẽ không được truy cập.
- 2. Chon đinh nghĩa chính xác khi nói về tính cục bô không gian (Spatial locality) khi nói về Cache.
 - A) Các mục được truy cập gần đây có thể sẽ sớm được truy cập lại.
 - B) Các mục gần những mục được truy cập gần đây có thể sẽ sớm được truy cập.
 - C) Các mục được truy cập gần đây có thể sẽ không được truy cập lại.
 - D) Các mục gần những mục được truy cập gần đây có thể sẽ không được truy cập.
- 3. Đâu là thứ tự chính xác khi nói về phân cấp bộ nhớ trong máy tính theo thứ tự từ dung lượng thấp đến cao
 - A) Cache -> Secondary drive -> Main memory
 - B) Secondary drive -> Cache -> Main memory
 - C) Cache -> Main memory -> Secondary drive
 - D) Secondary drive -> Main memory -> Cache

- Đâu là thứ tự chính xác khi nói về phân cấp bộ nhó trong máy tính theo thứ tự từ tốc độ thấp đến cao Cache -> Secondary drive -> Main memory B) Secondary drive -> Cache -> Main memory C) Cache -> Main memory -> Secondary drive D) Secondary drive -> Main memory -> Cache Khái niệm nào sau đây chỉ đơn vị nhỏ nhất cache thực hiện khi trao đổi dữ liệu A) Bit B) Byte C) Word D) Block Trong cấu trúc địa chỉ truy xuất cache, những trường nào sau đây được lưu trữ A) Valid, Tag, Data C) Index, Tag, Data B) Index, Valid, Tag, Data D) Index, Valid, Tag 7. Đặc điểm nào sau đây đặc trưng cho một cache fully-associative. A) Chỉ có tag được so sánh để truy xuất dữ liệu cần thiết. B) Sử dụng index để trỏ đến ô nhớ chứa block cần truy xuất, sau đó so sánh tag. C) Các dữ liêu có Valid bit là 0 sẽ nằm ở Secondary drive. D) Tính set, index từ địa chỉ truy xuất, so sánh tag kiểm tra dữ liệu khả dụng. Trong bộ nhớ ảo, hiện tượng Page fault xảy ra khi: A) Page Table Entry (PTE) trong Page Table có Valid bit là 0 B) Page Table Entry không tồn tại trong Page Table.
 - D) Page Table Entry không tồn tại.
- 9. Phát biểu nào sau đây đúng khi nói về TLB

C) Page Table Entry không nằm trong TLB.

- A) TLB được cấp phát bởi hệ điều hành khi một ứng đụng được khởi chạy.
- B) Khi một Page Table Entry không nằm trong TLB, đó là hiện tượng Page Fault.
- C) TLB là một cache phần cứng tăng tốc quá trình dịch địa ảo sang địa chỉ vật lý.
- D) TLB có thể được lưu trữ ở Secondary drive.
- Tốc độ dịch địa chỉ ảo sang địa chỉ vậy lý có thể cải thiện bằng phương pháp nào sau đây.
 - A) Cải tiến công nghệ sản xuất RAM.

C) Cải tiến giải thuật.

B) Sử dụng cache tăng tốc.

D) Tất cả đều đúng.

- 11. Phát biểu nào sau đây đúng về cơ chế pipeline.
 - A) Pipeline cải thiện hiệu suất của CPU bằng cách tăng số lượng nhân CPU.
 - B) Cơ chế pipeline cho phép một lệnh có thể bắt đầu ngay sau khi lệnh trước đó hoàn thành.
 - C) Cơ chế pipeline chia tác vụ thực thi của một lệnh thành nhiều phần khác nhau để khai thác tối đa mức độ sử dụng của phần cứng.
 - D) Khi thực thi một lệnh, số chu kỳ thực thi của CPU sẽ giảm đi nếu áp dụng cơ chế pipeline.

12.	Với nhất	_	ng cơ chế pipeline 5 chu l	cỳ, lệ	nh nào sau đâ	iy có số chu k	rỳ thực thi dài
	A)		B) store	C)	add	D)	Như nhau
13			g khi so sánh lệnh beq và		uuu	D)	Tviiu iiiiau
15.	A)		đến địa chỉ xa hơn từ lện	-	ng thực thị sọ	với lênh i	
	B)	-	ẻ nhánh chương trình nết	_	_	-	ãn
	C)	· ·	q, cần hủy lệnh đã nạp và				
	D)		lệnh beq và j thực hiện ở		<u> </u>		· ·
14.			g khi nói về hiện tượng D	_		•	
	A)		ơn 1 tác vụ cùng yêu cầu			guvên phần c	cứng.
	B)	-	ii thực thi các lệnh rẻ nhá	-		.g,	8
	C)	_	arding có thể giải quyết tấ		n tương data l	nazard mà kho	ông cần chờ.
	D)		cả các hiện tượng Data ha		•		
	ŕ	forwarding mà không					
15.	Cớ ơ	chế nào sau đây có thể	giải quyết hiện tượng sta	ll khi	thực hiện lện	h j.	
	A)	Dự đoán rẻ nhánh.		C)	Bỏ qua rẻ nh	nánh.	
	B)	Forwarding.		D)	Tất cả đều s	ai.	
16.	Điều	ı kiện nào sau đây xảy	ra khi một lệnh load gây	ra Da	ata hazard		
	A)	EX/MEM.RegWrite &	&& EX/MEM.RegisterRo	$\mathbf{l} = \mathbf{I}\mathbf{\Gamma}$	D/EX.Register	·Rs	
	B)	MEM/WB.RegWrite	&& MEM/WB.RegisterF	2d = I	D/EX.Registe	erRs	
	C)	EX/MEM.RegisterRd	= ID/EX.RegisterRs				
	D)	MEM/WB.RegisterRe	d = ID/EX.RegisterRs				
17.	Tron	ng mô hình pipeline 5 c	chu kỳ của bộ xử lý MIPS	s, thứ	tự thực hiện	nào sau đây la	à đúng
	A)	Instrution Fetch -> De	ecode -> Execute -> Mem	-> V	Vriteback		
	B)	Instrution Fetch -> De	ecode -> Execute -> Writ	eback	: -> Mem		
	C)	Instrution Fetch -> Ex	xecute -> Decode -> Writ	eback	: -> Mem		
	D)	Decode -> Writeback	-> Mem -> Instrution Fe	tch ->	Execute		
Dữ	liệu	sau dùng cho câu hỏi 1	8 đến 24				
Đo	ạn ch	ương trình sau được th	ực thi trên bộ xử lý MIPS	S với	5 chu kỳ pipe	eline:	
(1)	or \$t	1, \$t2, \$t3	(2) or \$t2, \$t1, \$t4		(3)	or \$t1, \$t1, \$t	2
Ch	o biết	thời gian của 1 chu kỳ	thực hiện của bộ xử lý tr	ên kh	ni được hiện tl	hực các cơ ch	ế chuyển tiếp
dữ	liệu (forwarding) như sau:					
Hiệ	n thụ	te 1: Không sử dụng fo	orwarding -> 5ns				
Hiệ	n thụ	re 2: Sử dụng forwardi	ng EX/MEM -> 8ns				
Hiệ	n thụ	re 3: Sử dụng forwardi	ng EX/MEM, MEM/WB	-> 10)ns		
Ch	o bản	g giá trị forward sau					

Mux control	Source	Explanation
ForwardA = 00	ID/EX	The first ALU operand comes from the register file.
ForwardA = 10	EX/MEM	The first ALU operand is forwarded from the prior ALU result.
ForwardA = 01	MEM/WB	The first ALU operand is forwarded from data memory or an earlier ALU result.
ForwardB = 00	ID/EX	The second ALU operand comes from the register file.
ForwardB = 10	EX/MEM	The second ALU operand is forwarded from the prior ALU result.
ForwardB = 01	MEM/WB	The second ALU operand is forwarded from data memory or an earlier ALU result.

		ALO Tesuit.								
ForwardB = 00	ID/EX	The second ALU operand comes from the register file.								
ForwardB = 10	EX/MEM	The second ALU operand is forwarded from the prior ALU result.								
ForwardB = 01	MEM/WB	The second ALU oper earlier ALU result.	The second ALU operand is forwarded from data memory or an earlier ALU result.							
ForwardA thực hiệ	en forward cho	Rs, ForwardB thực h	iện for	ward cho Rt						
18. Tần số hoạt để	ồng của các hiệ	ên thực 1, 2, và 3 lần l	lượt là.							
A) 200-MHz	z, 125-MHz, 10	00-MHz	C)	100-MHz, 125-MH	Iz, 200	0-MHz				
B) 250-MHz	z, 150-MHz, 12	25-MHz	D)	125-MHz, 150-MH	Iz, 250	0-MHz				
19. Đoạn chương	trình trên xảy	ra loại xung đột nào								
A) Control I	Hazard		C)	Structural Hazard						
B) Data Haz	ard		D)	Không xảy ra xung	g đột					
20. Trong trường	hợp đoạn chu	ong trình thực thi tro	ên Hiệi	n thực 1, cần chèn	bao nl	hiêu lệnh nop				
(bubble) để đơ	oạn chương trì	nh thực thi đúng.								
A) 1	B)) 2	C)	3	D)	4				
21. Trong trường	hợp đoạn chu	ong trình thực thi tro	ên Hiệi	n thực 2, cần chèn	bao nl	hiêu lệnh nop				
(bubble) để đơ	oạn chương trìi	nh thực thi đúng.								
A) 1	B)) 2	C)	3	D)	4				
22. Trong trường	hợp đoạn chu	rong trình thực thi t	rên Hi	ện thực 3, xác định	n giá t	trị ForwardA,				
ForwardB tại	thời điểm thực	hiện lệnh or \$t1, \$t1,	\$t2.							
A) Forward	A = 10, Forwar	dB = 01	C)	ForwardA = 00 , ForwardA	orward	B = 00				
B) Forward	A = 01, Forwar	dB = 10	D)	ForwardA = 00 , ForwardA	orward	B = 01				
23. Thời gian thực	c thi đoạn chươ	ong trình trên với hiện	thực 3	là						
A) 5 chu kỳ	B)	6 chu kỳ	C)	7 chu kỳ	D)	8 chu kỳ				
24. Thời gian tăng	g tốc hiện thực	3 so với hiện thực 1 l	à							
A) 1.48 lần			C)	1.62 lần						
B) 1.57 lần			D)	1.68 lần						
Cho đoạn chương	trình sau									
(1) addi \$t1, \$	Szero, 100		(5)	lw \$t5, 4(\$a0)						
(2) addi \$t2, \$	Szero, 100		(6)	and \$t6, \$t4, \$t5						
(3) add \$t3, \$	t1, \$t2		(7)	sw \$t6, 8(\$a0)						
(4) lw \$t4, 0(\$a0)									
25 Yác định loại	vung đột vậy r	a ở đoạn chương trình	n trên							

25. Xác định loại xung đột xảy ra ở đoạn chương trình trên

	A)	Control Hazard			C)	Structural Hazard		
	B)	Data Hazard			D)	Không xảy ra xung	đột	
26.	Xác	định các lệnh gây ra	xung	đột				
	A)	1, 2, 4, 5			C)	3, 4, 6, 7		
	B)	2, 3, 4, 5			D)	Tất cả đều sai		
27.	Nếu	chỉ giải quyết bằng p	hươn	ng pháp chèn stall, cần	chèr	n bao nhiêu stall để gi	ải qu	yết xung đột
	A)	4	B)	5	C)	6	D)	7
28.	Nếu	áp dụng phương pháj	p for	ward, cần chèn bao nh	iêu s	tall để giải quyết xung	g đột	
	A)	1	B)	2	C)	3	D)	4
29.	Nếu	áp dụng phương phá	p for	ward, cần bao nhiêu c	hu kỳ	để thực hiện đoạn ch	uong	g trình
	A)	10	B)	11	C)	12	D)	13
30.	Tính	độ tăng tốc khi sử dụ	ing f	orward so với không s	sử dụ	ng forward, giải sử kh	ii áp	dung forward
	khôn	ng làm thay đổi tần số	hoạt	động của bộ xử lý				
	A)	1.21	B)	1.33	C)	1.48	D)	1.51
31.	Sau l	khi áp dụng phương p	háp f	forward kết hợp tổ chú	c lại	chương trình (thay đổ	i thứ	tự thực hiện),
	số st	all tối thiểu cần chèn	là					
	A)	0	B)	1	C)	2	D)	3
Mâ	t cach	ne có 8 blocks 1-wor	d/hlo	ck 2-way associative	sử d	ụng chiến thuật thay t	thế I	RII
MIÒ	t Cacı	ic co o blocks, 1-wor	u/ UIU	ck, 2-way associative,	, sa a	ung emen muat may	iiic L	ito
		địa chỉ có độ rộng 16		ck, 2-way associative,	, su u	ung emen muat may	ine L	RO
Cho	biết	địa chỉ có độ rộng 16	5-bit	5, 6, 9, 10, 11, 15, 16,				rc
Cho	o biết rc hiệ	địa chỉ có độ rộng 16	5-bit chỉ 5	-				ice.
Cho Thu Hit	biết rc hiệ time	địa chỉ có độ rộng 16 n truy xuất chuỗi địa = 1ns, miss penalty =	5-bit chỉ 5 5ns	-	20 ,1:			ice
Cho Thu Hit	biết rc hiệ time Độ r	địa chỉ có độ rộng 16 n truy xuất chuỗi địa = 1ns, miss penalty =	5-bit chỉ 5 5ns offset	5, 6, 9, 10, 11, 15 ,16 ,	20 ,1: 1			2, 2, 14
Cho Thu Hit 32.	biết rc hiệ time Độ r A)	địa chỉ có độ rộng 16 n truy xuất chuỗi địa = 1ns, miss penalty = ộng các trường byte c	5-bit chỉ 5 5ns offset	, 6, 9, 10, 11, 15 ,16 , , index, tag lần lượt là	20 ,1: 1	6, 10, 11, 9, 11, 14, 18	, 5	
Cho Thu Hit 32.	biết rc hiệ time Độ r A) Số lu	địa chỉ có độ rộng 16 en truy xuất chuỗi địa = 1ns, miss penalty = ộng các trường byte o 2, 3, 11	5-bit chỉ 5 5ns offset	, 6, 9, 10, 11, 15 ,16 , , index, tag lần lượt là	20 ,1: 1	3 ,14 ,18 ,9 ,13 ,10 ,6 4, 6, 5	, 5	
Cho Thu Hit 32.	biết rc hiệ time Độ r A) Số lu A)	địa chỉ có độ rộng 16 en truy xuất chuỗi địa = 1ns, miss penalty = ộng các trường byte o 2, 3, 11 ượng hit là	5-bit chỉ 5 5ns offset B)	5, 6, 9, 10, 11, 15, 16, 5, 5, index, tag lần lượt là 2, 4, 10	20 ,1: u C)	3 ,14 ,18 ,9 ,13 ,10 ,6 4, 6, 5	, 5 D)	2, 2, 14
Cho Thu Hit 32.	biết rc hiệ time Độ r A) Số lu A)	địa chỉ có độ rộng 16 ch truy xuất chuỗi địa = 1ns, miss penalty = ộng các trường byte c 2, 3, 11 rợng hit là 2 cao nhiều trường hợp	5-bit chỉ 5 5ns offset B)	5, 6, 9, 10, 11, 15, 16, 5, 5, index, tag lần lượt là 2, 4, 10	20 ,1: u C)	3 ,14 ,18 ,9 ,13 ,10 ,6 4, 6, 5	, 5 D)	2, 2, 14
Cho Thu Hit 32.	biết rc hiệ time Độ r A) Số lu A) Có b	địa chi có độ rộng 16 en truy xuất chuỗi địa = 1ns, miss penalty = ộng các trường byte c 2, 3, 11 rợng hit là 2 eao nhiều trường hợp 2	6-bit chỉ 5 5ns offset B) B) thay	3, 6, 9, 10, 11, 15, 16, 5, 5, index, tag lần lượt là 2, 4, 10 3 thế cache xảy ra	20 ,1: C) C)	4, 6, 5 4	, 5 D) D) D)	2, 2, 14 5
Cho Thu Hit 32.	biết rc hiệ time Độ r A) Số lu A) Có b	địa chi có độ rộng 16 en truy xuất chuỗi địa = 1ns, miss penalty = ộng các trường byte c 2, 3, 11 rợng hit là 2 eao nhiều trường hợp 2	6-bit chỉ 5 5ns offset B) B) thay	3, 6, 9, 10, 11, 15, 16, 10, 10, 10, 10, 10, 10, 10, 10, 10, 10	20 ,1: C) C)	4, 6, 5 4	, 5 D) D) D)	2, 2, 14 5
Cho Thu Hit 32.	biết rc hiệ time Độ r A) Số lu A) Có b A)	địa chỉ có độ rộng 16 en truy xuất chuỗi địa = 1ns, miss penalty = ộng các trường byte c 2, 3, 11 rọng hit là 2 eao nhiều trường hợp 2 cache được tổ chứ th	6-bit chỉ 5 5 5ns 6 5ns 6 5ns 7 5ns 8 B) 8 B) 8 Chapter of the children of the	3, 6, 9, 10, 11, 15, 16, 5, index, tag lần lượt là 2, 4, 10 3 thế cache xảy ra 4 ally-associative, áp dụ	20 ,1: C) C)	3 ,14 ,18 ,9 ,13 ,10 ,6 4, 6, 5 4 6 niến lược thay thế LR	, 5 D) D) D)	2, 2, 14 5
Cho Thu Hit 32.	biết rc hiệ time Độ r A) Số lu A) Có b A) Nếu là A)	địa chỉ có độ rộng 16 en truy xuất chuỗi địa = 1ns, miss penalty = ộng các trường byte c 2, 3, 11 rợng hit là 2 eao nhiều trường hợp 2 cache được tổ chứ th	bit chỉ 5-bit chỉ 5 5ns ffset B) B) thay B) B) B)	3, 6, 9, 10, 11, 15, 16, 5, index, tag lần lượt là 2, 4, 10 3 thế cache xảy ra 4 ally-associative, áp dụ	220 ,1: (C) (C) (C) (C) (C)	3 ,14 ,18 ,9 ,13 ,10 ,6 4, 6, 5 4 6 niến lược thay thế LR	D) D) D) D) D)	2, 2, 14 5 8 6 lượng hit sẽ
Cho Thu Hit 32.	biết rc hiệ time Độ r A) Số lu A) Có b A) Nếu là A)	địa chỉ có độ rộng 16 en truy xuất chuỗi địa = 1ns, miss penalty = ộng các trường byte c 2, 3, 11 rợng hit là 2 eao nhiều trường hợp 2 cache được tổ chứ th	bit chỉ 5-bit chỉ 5 5ns ffset B) B) thay B) B) B)	3, 6, 9, 10, 11, 15, 16, 10, 10, 10, 10, 10, 10, 10, 10, 10, 10	220 ,1: (C) (C) (C) (C) (C)	3 ,14 ,18 ,9 ,13 ,10 ,6 4, 6, 5 4 6 niến lược thay thế LR	D) D) D) D) D)	2, 2, 14 5 8 6 lượng hit sẽ
Cho Thu Hit 32.	biết rc hiệ time Độ r A) Số lu A) Có b A) Nếu là A)	địa chỉ có độ rộng 16 en truy xuất chuỗi địa = 1ns, miss penalty = ộng các trường byte c 2, 3, 11 rợng hit là 2 eao nhiều trường hợp 2 cache được tổ chứ th	bit chỉ 5-bit chỉ 5 5ns ffset B) B) thay B) B) B)	3, 6, 9, 10, 11, 15, 16, 10, 10, 10, 10, 10, 10, 10, 10, 10, 10	220 ,1: (C) (C) (C) (C) (C)	3 ,14 ,18 ,9 ,13 ,10 ,6 4, 6, 5 4 6 niến lược thay thế LR 5 niến lược thay thế MR	D) D) D) D) D)	2, 2, 14 5 8 6 lượng hit sẽ
Cho Thu Hit 32. 33. 34. 35.	biết rc hiệ time Độ r A) Số lu A) Có b A) Nếu là A) Nếu là A)	địa chỉ có độ rộng 16 en truy xuất chuỗi địa = 1ns, miss penalty = ộng các trường byte c 2, 3, 11 rọng hit là 2 eao nhiều trường hợp 2 cache được tổ chứ th 1 cache được tổ chứ th	bit chi 5 short sh	3 thế cache xảy ra 4 ally-associative, áp dụ	220 ,1: (C) (C) (C) (C) (C) (C) (C) (C)	3 ,14 ,18 ,9 ,13 ,10 ,6 4, 6, 5 4 6 niến lược thay thế LR 5 niến lược thay thế MR	D) D) U, sc D) U, sc D)	2, 2, 14 5 8 5 lượng hit sẽ 7 6 lượng hit sẽ 7
Cho Thu Hit 32. 33. 34. 35.	biết rc hiệ time Độ r A) Số lu A) Có b A) Nếu là A) Nếu là A) Một	địa chỉ có độ rộng 16 en truy xuất chuỗi địa = 1ns, miss penalty = ộng các trường byte c 2, 3, 11 rọng hit là 2 eao nhiều trường hợp 2 cache được tổ chứ th 1 cache được tổ chứ th	bit chi 5 short sh	3 thế cache xảy ra 4 ally-associative, áp dụ 3	220 ,1: (C) (C) (C) (C) (C) (C) (C) (C)	3 ,14 ,18 ,9 ,13 ,10 ,6 4, 6, 5 4 6 niến lược thay thế LR 5 niến lược thay thế MR	D) D) U, sc D) U, sc D)	2, 2, 14 5 8 5 lượng hit sẽ 7 6 lượng hit sẽ 7

38.	Ľu (điểm của việc sử dụng bộ	nhớ ảo bao gồm						
	A)	Tiết kiệm bộ nhớ thật.		C)	Bảo vệ dữ liệu của ứng dụng.				
	B)	Tăng tốc nạp dữ liệu từ c	ache.	D)	Tất cả đều đúng.				
39.	Cho	biết số bit của Virtual Ac	ddress là 32, số bit cử	ıa Phy	yscial Address là 26,	số bi	t của Physical		
	page	e number là 13, xác định s	ố bit của Virtual page	num	ber				
	A)	18 B)	19	C)	21	D)	25		
40.	Cho	biết số bit Physical Addre	ess là 32, số bit của Ph	ysica	l page number là 17,	xác đị	ịnh kích thước		
	Page	e							
	A)	8-KB B)	16-KB	C)	32-KB	D)	64-KB		
41.	Lện	h nào sau đây yêu cầu mở	rộng dấu						
	A)	add B)	lui	C)	jr	D)	Tất cả đều sai		
42.	Vì s	ao các lệnh MIPS số thực	theo chuẩn IEEE 754	khôr	ng hỗ trợ immediate?)			
	A)	Vì số thực không thể bi	ểu diễn trên bộ xử lý	MIP	S.				
	B)	Vì kích thước của biểu d	diễn số thực lớn hơn	kích	thước từ lệnh MIPS	5.			
	C)	Vì bộ xử lý MIPS không	g hỗ trợ phần cứng x	ử lý s	số thực.				
	D)	Vì các lệnh số thực yêu	với immediate yêu c	àu 3	thanh ghi nguồn				
43.	Tìnl	n huống nào sau đây gây r	a overflow						
	A)	Cộng một số dương và m	nột số âm	C)	Trừ hai số âm				
	B)	Trừ hai số dương		D)	Cộng hai số âm				
44.	Lện	h rẻ nhánh có điều kiện có	thể nhảy đến:						
	A)	Bất kỳ lệnh nào trong ch	ương trình						
	B)	Bất kỳ vị trí nào trong bộ	nhớ						
	C)	Đến các lệnh cách +/- 215	so với vị trí thực hiệ	n lệnh	n rẻ nhánh				
	D)	Đến các lệnh cách +/- 210	so với vị trí thực hiệ	n lệnh	n rẻ nhánh				
45.	Chọ	n phát biểu đúng							
	A)	Chỉ có các lệnh load/stor	e mới có thể truy xuấ	t vào	bộ nhớ dữ liệu.				
	B)	Lệnh lw \$zero, 0(\$a0) sẽ	nạp một từ lệnh vào	thanh	ghi \$zero				
	C)	Khi thực hiện lệnh cộng	addu \$s1, \$s2, \$s3 co	6 khả	năng sinh ra cờ tràn	khi h	ai giá trị chứa		
		trong \$s2, \$s3 duong.							
	D)	Tất cả đều đúng							
		Bài thi b	pao gồm 45 câu hỏi tro	ên 6 t	rang				
		Giảng viên	Tru	ởng b	ộ môn Kỹ thuật Máy	/ tính			
		Prole							

Kiều Đỗ Nguyên Bình

6

Phạm Quốc Cường