Министерство науки и высшего образования Российской Федерации
Санкт-Петербургский политехнический университет Петра Великого
Институт компьютерных наук и кибербезопасности
Высшая школа технологий искусственного интеллекта

ОТЧЁТ

о лабораторной работе № 1

«Анализ и синтез комбинационных узлов ЭВМ. Дешифратор»

по дисциплине «Основы архитектуры ЦВМ»

Выполнил
студент гр. 5130201/50302 _____ Р. Ю. Дужнов

Проверил
доцент, к. т. н. _____ Н. М. Вербова

«___» _____ 2026 г.

Санкт-Петербург
2026

СОДЕРЖАНИЕ

ВВЕДЕНИЕ 3
1 Теоретические сведения 4
1.1 Представление переключательных функций в СДНФ 4
1.2 Дешифратор и демультиплексор 4
2 Синтез дешифратора 3 на 8 5
2.1 Исходные данные 5
2.2 Аналитические выражения выходных функций 5
2.3 Минимизация 6
2.4 Структура схемы 6
3 Моделирование синтезированной схемы 8
3.1 Модель схемы 8
3.2 Проверка функционирования 10
4 Исследование ИС К155ИД4 (SN74155) 10
4.1 Назначение и структура микросхемы 10
4.2 Логические уравнения микросхемы 12
4.3 Схема исследования 12
4.4 Режим двойного дешифратора 2 на 4 13
4.5 Режим демультиплексора 1 на 4 14
5 Видоизменённая схема: дешифратор 3 на 8 на ИС К155ИД4 15
5.1 Принцип построения 15
5.2 Результаты исследования 17
ЗАКЛЮЧЕНИЕ 19
СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ 20

ВВЕДЕНИЕ

Объектом исследования являются комбинационные узлы ЭВМ типа «дешифратор» и «демультиплексор». Работа выполнена в соответствии с методическими указаниями [1].

Цель работы — изучение принципов построения и функционирования дешифратора.

Для достижения цели решены следующие задачи:

а) синтезирована по заданной таблице истинности схема дешифратора трёхразрядного двоичного кода на элементах И, НЕ;

б) введена модель синтезированной схемы в среду схемотехнического моделирования и проверено её функционирование на всех входных наборах;

в) изучен принцип работы интегральной микросхемы (ИС) К155ИД4 (зарубежный аналог SN74155);

г) собрана схема исследования ИС К155ИД4 и исследована её работа в режимах двойного дешифратора 2 на 4 и демультиплексора 1 на 4;

д) разработана видоизменённая схема включения ИС К155ИД4, реализующая дешифратор 3 на 8, и проверена её работа.

Моделирование выполнено в среде NI Multisim, являющейся развитием пакета Electronics Workbench, для которого составлены методические указания [1].

1 Теоретические сведения

1.1 Представление переключательных функций в СДНФ

Переключательной функцией называется двоичная переменная y, значение которой однозначно определяется набором значений двоичных аргументов $x_{n-1}, \ldots, x_1, x_0$ [1]. Функция n аргументов задаётся таблицей истинности, содержащей 2^n наборов.

Конституентой единицы (минтермом) называется функция n переменных, равная единице только на одном наборе значений аргументов. Конституента единицы, соответствующая набору с номером j, записывается в виде

$$K_j = \tilde{x}_{n-1} \cdot \ldots \cdot \tilde{x}_1 \cdot \tilde{x}_0, \qquad \tilde{x}_i = \begin{cases} x_i, & \text{если } a_i = 1, \\ \overline{x_i}, & \text{если } a_i = 0, \end{cases} \tag{1}$$

где K_j — конституента единицы набора с номером j;
x_i — i-й аргумент функции;
a_i — значение i-го разряда двоичной записи номера набора $j = \sum_{i=0}^{n-1} a_i \cdot 2^i$;
n — число аргументов.

Любая переключательная функция, не равная тождественно нулю, представляется в совершенной дизъюнктивной нормальной форме (СДНФ) как дизъюнкция конституент единицы тех наборов, на которых функция равна единице:

$$y = \bigvee_{j \in J_1} K_j, \tag{2}$$

где J_1 — множество номеров наборов, на которых $y = 1$.

Набор элементов И, ИЛИ, НЕ функционально полон, поэтому выражение (2) непосредственно реализуется логической схемой. Перед построением схемы выражение упрощается с использованием приёмов склеивания, поглощения, вынесения и внесения за скобки [1].

1.2 Дешифратор и демультиплексор

Дешифратором называется комбинационная схема, преобразующая поступающий на её входы код числа в управляющий сигнал, формируемый только на том выходе, номер которого соответствует коду на входах [1]. Дешифратор, у которого число выходов равно числу всех возможных входных кодов, назы-

вается полным. Для полного дешифратора

$$N = 2^n, \tag{3}$$

где N — число выходов;
n — разрядность входного кода.

Демультиплексором называется коммутатор, передающий сигнал с одного информационного входа в тот выходной канал, номер которого задан кодом на адресных входах [1]. Структурно демультиплексор совпадает с дешифратором, дополненным информационным входом, по которому разрешается работа всех элементов И.

2 Синтез дешифратора 3 на 8

2.1 Исходные данные

Исходными данными для синтеза являются переключательные функции восьми выходов y_0–y_7 от трёх аргументов x_2, x_1, x_0, заданные таблицей истинности (таблица 1). Аргумент x_2 является старшим разрядом входного кода, x_0 — младшим. В соответствии с формулой (3) при $n = 3$ дешифратор имеет $N = 8$ выходов.

Таблица 1 — Таблица истинности дешифратора 3 на 8

№ набора	x_2	x_1	x_0	y_0	y_1	y_2	y_3	y_4	y_5	y_6	y_7
0	0	0	0	1	0	0	0	0	0	0	0
1	0	0	1	0	1	0	0	0	0	0	0
2	0	1	0	0	0	1	0	0	0	0	0
3	0	1	1	0	0	0	1	0	0	0	0
4	1	0	0	0	0	0	0	1	0	0	0
5	1	0	1	0	0	0	0	0	1	0	0
6	1	1	0	0	0	0	0	0	0	1	0
7	1	1	1	0	0	0	0	0	0	0	1

2.2 Аналитические выражения выходных функций

Каждая функция y_k равна единице ровно на одном наборе — наборе с номером k (таблица 1). Следовательно, множество J_1 в формуле (2) для каждой функции содержит единственный элемент, и СДНФ функции y_k совпадает

с конституентой единицы K_k, записанной по формуле (1):

$$y_0 = \overline{x_2} \cdot \overline{x_1} \cdot \overline{x_0}, \qquad y_4 = x_2 \cdot \overline{x_1} \cdot \overline{x_0}, \tag{4}$$

$$y_1 = \overline{x_2} \cdot \overline{x_1} \cdot x_0, \qquad y_5 = x_2 \cdot \overline{x_1} \cdot x_0, \tag{5}$$

$$y_2 = \overline{x_2} \cdot x_1 \cdot \overline{x_0}, \qquad y_6 = x_2 \cdot x_1 \cdot \overline{x_0}, \tag{6}$$

$$y_3 = \overline{x_2} \cdot x_1 \cdot x_0, \qquad y_7 = x_2 \cdot x_1 \cdot x_0, \tag{7}$$

где y_0–y_7 — выходные функции дешифратора;
x_2, x_1, x_0 — разряды входного кода.

2.3 Минимизация

Приём склеивания $Ax + A\bar{x} = A$ применим только к паре конституент одной функции, различающихся значением одной переменной. Каждая из функций (4)–(7) содержит единственную конституенту, поэтому пары для склеивания отсутствуют. На карте Карно любой из функций y_k единица занимает одну изолированную клетку, которой соответствует контур из одной клетки и произведение всех $n = 3$ переменных. Приёмы поглощения, вынесения и внесения за скобки к одночленному выражению также неприменимы.

Таким образом, выражения (4)–(7) являются минимальными, и этап упрощения не изменяет состава схемы. Этот результат следует из самого назначения полного дешифратора: его выходные функции взаимно исключающи, и каждая из них выделяет ровно один входной код.

2.4 Структура схемы

Из выражений (4)–(7) определяется состав схемы:

- три элемента НЕ (DD1–DD3) для получения инверсных значений $\overline{x_2}, \overline{x_1}, \overline{x_0}$;
- восемь трёхвходовых элементов И (DD4–DD11) для реализации конъюнкций y_0–y_7.

Входы и выходы элементов НЕ образуют шесть шин: три прямые (x_2, x_1, x_0) и три инверсные ($\overline{x_2}, \overline{x_1}, \overline{x_0}$). Вход элемента И, формирующего выход y_k, подключается к прямой шине x_i, если i-й разряд двоичной записи числа k равен единице, и к инверсной шине $\overline{x_i}$, если этот разряд равен нулю. Полученная таблица соединений приведена в таблице 2.

Таблица 2 — Подключение входов элементов И к шинам

Элемент	Выход	Вход 1	Вход 2	Вход 3
DD4	y_0	$\overline{x_2}$	$\overline{x_1}$	$\overline{x_0}$
DD5	y_1	$\overline{x_2}$	$\overline{x_1}$	x_0
DD6	y_2	$\overline{x_2}$	x_1	$\overline{x_0}$
DD7	y_3	$\overline{x_2}$	x_1	x_0
DD8	y_4	x_2	$\overline{x_1}$	$\overline{x_0}$
DD9	y_5	x_2	$\overline{x_1}$	x_0
DD10	y_6	x_2	x_1	$\overline{x_0}$
DD11	y_7	x_2	x_1	x_0

Каждая прямая и каждая инверсная шина нагружена на четыре входа элементов И, что следует из равенства числа нулей и единиц в каждом разряде кодов 0–7.

Сложность схемы оценена по Квайну — суммарным числом входов логических элементов:

$$Q = n + n \cdot 2^n = 3 + 3 \cdot 8 = 27, \tag{8}$$

где Q — цена схемы по Квайну;
n — число входов дешифратора (слагаемое n соответствует входам элементов НЕ, слагаемое $n \cdot 2^n$ — входам элементов И).

Из формулы (8) следует, что при одноступенчатой реализации затраты оборудования растут пропорционально $n \cdot 2^n$: при $n = 4$ цена составляет уже 68, а число входов каждого элемента И равно разрядности кода. Поэтому дешифраторы большой разрядности строятся каскадированием дешифраторов меньшей разрядности, что рассмотрено в разделе 5.

Функциональная схема стенда для проверки дешифратора составлена по образцу методических указаний [1] и приведена на рисунке 1. Схема электрическая принципиальная синтезированного дешифратора, построенная по выражениям (4)–(7) и таблице 2, приведена на рисунке 2.




Рисунок 1 — Функциональная схема стенда для проверки дешифратора




Рисунок 2 — Схема электрическая принципиальная дешифратора 3 на 8 на элементах НЕ и И

3 Моделирование синтезированной схемы

3.1 Модель схемы

Модель дешифратора введена в среде Multisim в соответствии со схемой на рисунке 2. Применены следующие компоненты:

- интерактивные цифровые константы X0, X1, X2 — источники входных сигналов x_0, x_1, x_2; значение константы (0 или 1) изменяется во время моделирования без перестроения схемы;
- идеальные цифровые элементы NOT (notX0, notX1, notX2) — формирователи инверсных шин;
- идеальные цифровые элементы AND3 (Y0–Y7) — трёхвходовые элементы И, формирующие выходы y_0–y_7;
- логические пробники с порогом срабатывания 2,5 В — индикаторы выходов; свечение пробника соответствует уровню логической единицы.

Идеальные цифровые элементы выбраны вместо моделей конкретных се-

рий ТТЛ, так как задачей данного этапа является проверка логической функции, а не электрических параметров; такие элементы не требуют подключения цепей питания и не вносят в модель задержек распространения и нагрузочных ограничений. Введённая схема приведена на рисунке 3.




Рисунок 3 — Модель дешифратора 3 на 8 на элементах NOT и AND3 в среде Multisim

3.2 Проверка функционирования

Проверка выполнена методом полного перебора: на входы последовательно подавались все $2^3 = 8$ комбинаций входного кода, для каждой комбинации фиксировалось состояние восьми пробников. Результаты приведены в таблице 3.

Таблица 3 — Результаты моделирования синтезированного дешифратора

Входной код $x_2x_1x_0$	Десятичный эквивалент	Ожидаемый активный выход	Светящийся пробник	Соответствие
000	0	y_0	Y0	да
001	1	y_1	Y1	да
010	2	y_2	Y2	да
011	3	y_3	Y3	да
100	4	y_4	Y4	да
101	5	y_5	Y5	да
110	6	y_6	Y6	да
111	7	y_7	Y7	да

На каждой из восьми комбинаций светится ровно один пробник, номер которого равен десятичному эквиваленту входного кода; остальные семь пробников погашены. Результаты моделирования полностью совпадают с таблицей истинности (таблица 1), что подтверждает правильность синтеза. Активный уровень выходов синтезированной схемы — высокий (логическая единица).

4 Исследование ИС К155ИД4 (SN74155)

4.1 Назначение и структура микросхемы

ИС К155ИД4 содержит два дешифратора 2 на 4 (секции A и B) с общими адресными входами и инверсными выходами [1]. Условное графическое обозначение микросхемы приведено на рисунке 4. Кружки на выводах выходов A0–A3 и B0–B3 обозначают инверсные выходы: выбранный выход переходит в состояние логического нуля, остальные выходы секции остаются в состоянии логической единицы.




Рисунок 4 — Условное графическое обозначение ИС К155ИД4

Назначение выводов и их обозначения в модели 74155N среды Multisim приведены в таблице 4. Имена выводов модели соответствуют обозначениям SN74155: секция B методических указаний соответствует секции 1 микросхемы, секция A — секции 2.

Таблица 4 — Назначение выводов ИС К155ИД4

Обозначение по [1]	Номер вывода	Имя вывода в модели 74155N	Назначение	Активный уровень
DA	15	~2C	Информационный вход секции A	0
EA	14	~2G	Стробирующий вход секции A	0
DB	1	1C	Информационный вход секции B	1
EB	2	~1G	Стробирующий вход секции B	0
2^0	13	A	Адресный вход младшего разряда (вес 1), общий для секций	—
2^1	3	B	Адресный вход старшего разряда (вес 2), общий для секций	—
A0–A3	9, 10, 11, 12	~2Y0–~2Y3	Выходы секции A	0
B0–B3	7, 6, 5, 4	~1Y0–~1Y3	Выходы секции B	0

4.2 Логические уравнения микросхемы

Функционирование секций описывается следующими уравнениями, составленными по функциональной схеме SN74155:

$$A_k = \overline{\overline{DA} \cdot \overline{EA} \cdot m_k}, \tag{9}$$

$$B_k = \overline{\overline{DB} \cdot \overline{EB} \cdot m_k}, \tag{10}$$

$$m_k = \tilde{a}_1 \cdot \tilde{a}_0, \qquad k = 2a_1 + a_0, \tag{11}$$

где A_k, B_k — уровни на выходах с номером k секций A и B, $k = 0, \ldots, 3$;
DA, DB — уровни на информационных входах секций;
EA, EB — уровни на стробирующих входах секций;
m_k — конституента единицы адреса с номером k;

a_1, a_0 — уровни на адресных входах 2^1 и 2^0;
$\tilde{a}_i$ — переменная a_i без инверсии при i-м разряде числа k, равном 1, и с инверсией при разряде, равном 0 (по аналогии с формулой (1)).

Из уравнений (9) и (10) следуют условия разрешения работы секций: секция A работает при $DA = 0$ и $EA = 0$, секция B — при $DB = 1$ и $EB = 0$. Противоположная активность информационных входов DA и DB является конструктивной особенностью микросхемы, предназначенной для построения дешифратора 3 на 8 (раздел 5).

4.3 Схема исследования

Схема исследования собрана в среде Multisim по образцу схемы, приведённой в методических указаниях [1, рис. 5], и показана на рисунке 5. Уровни на входах DB, EB, 2^0, 2^1, DA, EA задаются шестью однополюсными переключателями на два направления (SPDT): в верхнем положении вход подключён к источнику питания VCC напряжением 5 В (логическая единица), в нижнем — к общему проводу (логический ноль). Состояние выходов A0–A3, B0–B3 отображается восемью логическими пробниками с порогом срабатывания 2,5 В.

Токоограничивающие резисторы и инверторы блока индикации, присутствующие в лабораторном стенде [1], в модель не введены: логический пробник Multisim не потребляет тока от выхода и отображает непосредственно логический уровень. Вследствие инверсности выходов ИС при исправной работе разрешённой секции светятся три пробника из четырёх, а выбранный выход отмечается погашенным пробником.




Рисунок 5 — Схема исследования ИС К155ИД4 в среде Multisim (DB = 0, EB = 1, адрес 10, DA = 0, EA = 0)

На рисунке 5 зафиксировано состояние, при котором секция A разрешена ($DA = 0$, $EA = 0$), код на адресных входах 2^1, 2^0 равен $10_2 = 2$, секция B заблокирована ($EB = 1$). Погашен только пробник A2, пробники A0, A1, A3 и B0–B3 светятся, что соответствует уравнениям (9) и (10).

4.4 Режим двойного дешифратора 2 на 4

Исследование выполнено раздельно для каждой секции. Для исключения взаимного влияния неисследуемая секция блокировалась единицей на стробирующем входе. Для каждой секции проверены все четыре адреса при разрешённой работе, а также действие стробирующего и информационного входов. Результаты приведены в таблицах 5 и 6; в таблицах указаны логические уровни на выходах (0 — пробник погашен, 1 — пробник светится), символ «X» обозначает безразличное значение.

Таблица 5 — Результаты исследования секции A (EB = 1)

EA	DA	2^1	2^0	A0	A1	A2	A3	Состояние секции
1	X	X	X	1	1	1	1	Заблокирована входом EA
0	1	X	X	1	1	1	1	Заблокирована входом DA
0	0	0	0	0	1	1	1	Выбран выход A0
0	0	0	1	1	0	1	1	Выбран выход A1
0	0	1	0	1	1	0	1	Выбран выход A2
0	0	1	1	1	1	1	0	Выбран выход A3

Таблица 6 — Результаты исследования секции B (EA = 1)

EB	DB	2^1	2^0	B0	B1	B2	B3	Состояние секции
1	X	X	X	1	1	1	1	Заблокирована входом EB
0	0	X	X	1	1	1	1	Заблокирована входом DB
0	1	0	0	0	1	1	1	Выбран выход B0
0	1	0	1	1	0	1	1	Выбран выход B1
0	1	1	0	1	1	0	1	Выбран выход B2
0	1	1	1	1	1	1	0	Выбран выход B3

По результатам исследования установлено следующее:

а) номер активного выхода в каждой секции равен $2a_1 + a_0$, где a_1, a_0 — уровни на входах 2^1 и 2^0; адресные входы общие, поэтому при одновременно разрешённых секциях активны выходы с одинаковым номером в обеих группах;

б) единица на стробирующем входе EA (EB) переводит все выходы своей секции в неактивное состояние независимо от адреса и не влияет на другую секцию; это свойство используется для каскадирования микросхем и выборки одного корпуса из нескольких;

в) секция A блокируется единицей на входе DA, секция B — нулём на входе DB, что подтверждает противоположную активность информационных входов, следующую из уравнений (9) и (10).

4.5 Режим демультиплексора 1 на 4

В режиме демультиплексора адресные входы задают номер канала, а на информационный вход подаётся передаваемый сигнал. Режим исследован на секции A: стробирующий вход EA установлен в ноль, секция B заблокирована

входом EB, вход DA использован как информационный. При $EA = 0$ из уравнения (9) следует:

$$A_k = \begin{cases} DA, & \text{если } m_k = 1, \\ 1, & \text{если } m_k = 0, \end{cases} \tag{12}$$

где A_k — уровень на выходе с номером k секции A;

DA — уровень на информационном входе;

m_k — конституента единицы адреса по формуле (11).

Результаты исследования для двух адресов приведены в таблице 7.

Таблица 7 — Результаты исследования режима демультиплексора 1 на 4 (EA = 0, EB = 1)

2^1	2^0	DA	A0	A1	A2	A3
1	0	0	1	1	0	1
1	0	1	1	1	1	1
0	1	0	1	0	1	1
0	1	1	1	1	1	1

Уровень на выходе, номер которого задан адресом, повторяет уровень на входе DA; остальные три выхода секции на изменение DA не реагируют и остаются в состоянии логической единицы. Следовательно, сигнал с одного входа передаётся в канал, выбранный адресом, что соответствует определению демультиплексора. Согласно уравнению (9) сигнал через вход DA передаётся без инверсии; при использовании секции B и входа DB в соответствии с уравнением (10) сигнал на выбранном выходе инвертируется ($B_k = \overline{DB}$ при $EB = 0$, $m_k = 1$).

Дешифратор и демультиплексор реализуются одной и той же структурой и различаются только назначением сигнала на информационном входе: постоянный разрешающий уровень соответствует режиму дешифратора, изменяющийся сигнал данных — режиму демультиплексора.

5 Видоизменённая схема: дешифратор 3 на 8 на ИС К155ИД4

5.1 Принцип построения

Для получения дешифратора 3 на 8 информационные входы DA (вывод 15) и DB (вывод 1) объединены в одну цепь, подключённую к переключателю «2_2», стробирующие входы EA и EB установлены в ноль. Отдельные переклю-

чатели DA и DB исключены из схемы. При объединении входов $DA = DB = x_2$ уравнения (9) и (10) при $EA = EB = 0$ принимают вид:

$$y_k = \begin{cases} A_k = \overline{\overline{x_2} \cdot m_k}, & k = 0, \ldots, 3, \\ B_{k-4} = \overline{x_2 \cdot m_{k-4}}, & k = 4, \ldots, 7, \end{cases} \tag{13}$$

где y_k — уровень на выходе с номером k дешифратора 3 на 8;
x_2 — уровень на объединённом входе DA, DB;
m_k — конституента единицы адреса по формуле (11).

Из уравнения (13) следует, что при $x_2 = 0$ разрешена только секция A, при $x_2 = 1$ — только секция B. Объединённый вход выбирает одну из двух групп выходов и приобретает смысл старшего разряда адреса с весом $2^2 = 4$; входы 2^1 и 2^0 выбирают выход внутри группы. Выходы A0–A3 становятся выходами y_0–y_3, выходы B0–B3 — выходами y_4–y_7. Схема не требует дополнительных логических элементов, так как необходимая инверсия старшего разряда обеспечивается противоположной активностью входов DA и DB. Стробирующие входы EA и EB, объединённые в одну цепь, могут использоваться как общий вход разрешения дешифратора 3 на 8 либо как информационный вход демультиплексора 1 на 8.

Видоизменённая схема приведена на рисунке 6. На рисунке зафиксировано состояние при коде $101_2 = 5$ на входах 2^2, 2^1, 2^0: погашен только пробник B1, соответствующий выходу y_5.




Рисунок 6 — Видоизменённая схема включения ИС К155ИД4 — дешифратор 3 на 8 (входной код 101, EA = EB = 0)

5.2 Результаты исследования

Работа схемы проверена на всех восьми комбинациях входного кода при $EA = EB = 0$. Результаты приведены в таблице 8.

Таблица 8 — Результаты исследования дешифратора 3 на 8 на ИС К155ИД4

Код на входах 2^2, 2^1, 2^0	Десятичный эквивалент	Разрешённая секция	Погашенный пробник	Выход дешифратора
000	0	A	A0	y_0
001	1	A	A1	y_1
010	2	A	A2	y_2
011	3	A	A3	y_3
100	4	B	B0	y_4
101	5	B	B1	y_5
110	6	B	B2	y_6
111	7	B	B3	y_7

Соответствие входного кода и номера активного выхода полностью совпадает с таблицей истинности (таблица 1). Сравнение двух реализаций дешифратора 3 на 8 приведено в таблице 9.

Таблица 9 — Сравнение реализаций дешифратора 3 на 8

Характеристика	На элементах НЕ и И (раздел 2)	На ИС К155ИД4 (раздел 5)
Состав	3 элемента НЕ, 8 элементов И	1 корпус ИС
Активный уровень выходов	Высокий (1)	Низкий (0)
Вход разрешения	Отсутствует	EA, EB (активный уровень 0)
Возможность работы демультиплексором	Отсутствует	Имеется
Возможность каскадирования	Требует доработки схемы	Обеспечивается входами EA, EB

Реализация на ИС отличается инверсной полярностью выходов и наличием входов разрешения. Для получения выходов с высоким активным уровнем к выходам ИС необходимо подключить инверторы.

ЗАКЛЮЧЕНИЕ

В ходе выполнения лабораторной работы получены следующие результаты.

1. Синтезирован дешифратор 3 на 8 на элементах НЕ и И. Установлено, что выходные функции полного дешифратора в СДНФ являются одиночными конституентами единицы и не допускают упрощения, поэтому схема содержит три элемента НЕ и восемь трёхвходовых элементов И; цена схемы по Квайну составляет 27 и растёт пропорционально $n \cdot 2^n$.

2. Моделирование синтезированной схемы в среде Multisim на всех восьми входных наборах подтвердило соответствие схемы заданной таблице истинности: при каждом входном коде активен ровно один выход, номер которого равен десятичному эквиваленту кода.

3. Исследована ИС К155ИД4 в режиме двойного дешифратора 2 на 4. Подтверждено, что выходы микросхемы инверсные, адресные входы общие для обеих секций, стробирующие входы EA и EB блокируют каждую свою секцию независимо, а информационные входы имеют противоположную активность: секция A разрешается нулём на входе DA, секция B — единицей на входе DB.

4. Исследован режим демультиплексора 1 на 4: уровень на выходе, выбранном адресом, повторяет уровень на информационном входе DA, остальные выходы секции сохраняют неактивное состояние. Установлено, что дешифратор и демультиплексор имеют одинаковую структуру и различаются назначением сигнала на информационном входе.

5. Разработана видоизменённая схема включения ИС К155ИД4, реализующая дешифратор 3 на 8 без дополнительных элементов: объединённые входы DA и DB выполняют функцию старшего разряда адреса с весом 4. Результаты исследования полностью совпадают с таблицей истинности дешифратора 3 на 8 и отличаются от синтезированной схемы только низким активным уровнем выходов.

СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ

1 Вербова, Н. М. Изучение элементов и узлов ЭВМ : сборник описаний лабораторных работ по курсу «Архитектура ЭВМ» / Н. М. Вербова. — Санкт-Петербург : СПбГПУ, 2011. — 58 с.