Министерство науки и высшего образования Российской Федерации
Санкт-Петербургский политехнический университет Петра Великого
Институт компьютерных наук и кибербезопасности
Высшая школа технологий искусственного интеллекта

ОТЧЁТ

о лабораторной работе № 2

«Синтез комбинационных суммирующих устройств. АЛУ»

по дисциплине «Основы архитектуры ЦВМ»

Выполнил
студент гр. 5130201/50302 _____ Р. Ю. Дужнов

Проверил
доцент, к. т. н. _____ Н. М. Вербова

«___» _____ 2026 г.

Санкт-Петербург
2026

СОДЕРЖАНИЕ

ВВЕДЕНИЕ 3
1 Теоретические сведения 4
1.1 Двоичное сложение 4
1.2 Полусумматор и сумматор 4
1.3 Арифметико-логическое устройство 4
2 Синтез полусумматора 5
2.1 Исходные данные 5
2.2 Аналитические выражения 5
2.3 Варианты реализации 5
3 Моделирование полусумматора 6
4 Синтез одноразрядного комбинационного сумматора 7
4.1 Исходные данные 7
4.2 Аналитические выражения в СДНФ 8
4.3 Минимизация 8
4.4 Выбор варианта реализации 9
5 Моделирование одноразрядного сумматора 10
6 Исследование АЛУ К155ИП3 (SN74181) 11
6.1 Назначение и выводы микросхемы 11
6.2 Функции, выполняемые микросхемой 13
6.3 Схема исследования 15
6.4 Исследование логических операций 16
6.5 Исследование арифметических операций 18
ЗАКЛЮЧЕНИЕ 21
СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ 22

ВВЕДЕНИЕ

Объектом исследования являются комбинационные суммирующие устройства — полусумматор и одноразрядный сумматор — и четырёхразрядное арифметико-логическое устройство (АЛУ). Работа выполнена в соответствии с методическими указаниями [1].

Цель работы — изучение принципов работы суммирующих устройств.

Для достижения цели решены следующие задачи:

а) синтезирована по заданной таблице истинности схема полусумматора, проверено её функционирование методом моделирования;

б) синтезирована по заданной таблице истинности схема одноразрядного комбинационного сумматора, проверено её функционирование методом моделирования;

в) изучен принцип работы четырёхразрядного АЛУ К155ИП3 (зарубежный аналог SN74181);

г) собрана схема исследования АЛУ К155ИП3 и исследована его работа в режимах логических и арифметических операций на заданных операндах.

Моделирование выполнено в среде NI Multisim, являющейся развитием пакета Electronics Workbench, для которого составлены методические указания [1].

1 Теоретические сведения

1.1 Двоичное сложение

Двоичное n-разрядное число представляется суммой степеней основания системы счисления с весами разрядов:

$$A = \sum_{i=0}^{n-1} a_i \cdot 2^i, \tag{1}$$

где A — значение числа;
a_i — значение i-го разряда, $a_i \in \{0, 1\}$;
n — разрядность числа.

Сложение двоичных чисел выполняется поразрядно, начиная с младшего разряда, по тем же правилам, что и в десятичной системе счисления [1]. В каждом разряде складываются два разряда операндов и перенос из младшего разряда; формируются разряд суммы и перенос в старший разряд.

1.2 Полусумматор и сумматор

Полусумматором называется комбинационная схема с двумя входами X, Y и двумя выходами S (сумма) и P (перенос), выполняющая сложение двух одноразрядных двоичных чисел без учёта переноса из младшего разряда. Выход суммы полусумматора реализует функцию неравнозначности (суммы по модулю два) [1].

Одноразрядным комбинационным (полным) сумматором называется комбинационная схема с тремя входами — разрядами операндов X, Y и переносом из младшего разряда Z — и двумя выходами: суммой S и переносом в старший разряд P [1]. Многоразрядный сумматор строится цепочкой одноразрядных сумматоров, в которой выход переноса каждого разряда соединён со входом переноса следующего.

1.3 Арифметико-логическое устройство

Арифметико-логическим устройством называется комбинационный узел, выполняющий над двумя многоразрядными операндами набор арифметических и поразрядных логических операций, выбираемый управляющим кодом [1]. Логические операции выполняются независимо в каждом разряде, арифметические — с распространением переноса между разрядами.

2 Синтез полусумматора

2.1 Исходные данные

Функционирование полусумматора задано таблицей истинности (таблица 1).

Таблица 1 — Таблица истинности полусумматора

X	Y	S	P
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

2.2 Аналитические выражения

По таблице 1 функция S равна единице на наборах 01 и 10, функция P — на наборе 11. Запись функций в СДНФ даёт:

$$S = \overline{X} \cdot Y \vee X \cdot \overline{Y} = X \oplus Y, \tag{2}$$

$$P = X \cdot Y, \tag{3}$$

где S — разряд суммы;

P — перенос в старший разряд;

X, Y — слагаемые разряды;

$\oplus$ — операция суммы по модулю два.

Конституенты $\overline{X}Y$ и $X\overline{Y}$ различаются значениями двух переменных, поэтому склеивание к выражению (2) неприменимо; выражения (2) и (3) минимальны в базисе И, ИЛИ, НЕ.

2.3 Варианты реализации

Рассмотрены две модификации схемы полусумматора.

Модификация 1 реализует выражение (2) непосредственно элементом «Исключающее ИЛИ», а выражение (3) — элементом И (рисунок 1, а). Модификация выбрана для моделирования, так как содержит минимальное число элементов.

Модификация 2 построена в базисе И, ИЛИ, НЕ. Для сокращения числа элементов выражение (2) преобразовано так, чтобы использовать уже форми-

руемый сигнал XY:

$$S = \overline{X}Y \vee X\overline{Y} = (X \vee Y) \cdot (\overline{X} \vee \overline{Y}) = (X \vee Y) \cdot \overline{X \cdot Y}, \qquad (4)$$

где X, Y — слагаемые разряды;

S — разряд суммы.

Второе равенство в (4) получено раскрытием скобок с учётом $X\overline{X} = 0$ и $Y\overline{Y} = 0$, третье — по закону де Моргана. Схема модификации 2 приведена на рисунке 1, б. Сложность вариантов по Квайну (суммарное число входов элементов) составляет 4 для модификации 1 (XOR2 и AND2) и 7 для модификации 2 (AND2, OR2, NOT, AND2).




Рисунок 1 — Схемы электрические принципиальные полусумматора:
а) модификация 1; б) модификация 2

3 Моделирование полусумматора

Модель полусумматора (модификация 1) введена в среде Multisim (рисунок 2). Входные сигналы X и Y задаются интерактивными цифровыми константами a и b, логические функции реализуются идеальными цифровыми элементами XOR2 (U2) и AND2 (U3), состояние выходов S и P отображается логическими пробниками S и p с порогом срабатывания 2,5 В. Свечение пробника соответствует логической единице. Идеальные элементы применены потому, что задачей моделирования является проверка логической функции, а не электрических параметров схемы.




Рисунок 2 — Модель полусумматора в среде Multisim

Проверка выполнена полным перебором четырёх входных наборов. Результаты приведены в таблице 2.

Таблица 2 — Результаты моделирования полусумматора

a (X)	b (Y)	$X + Y$	Пробник S	Пробник p	$2P + S$	Соответствие
0	0	0	0	0	0	да
0	1	1	1	0	1	да
1	0	1	1	0	1	да
1	1	2	0	1	2	да

Двоичное число PS, образованное выходами, на всех наборах равно арифметической сумме входов, и результаты совпадают с таблицей 1. Функционирование полусумматора подтверждено.

4 Синтез одноразрядного комбинационного сумматора

4.1 Исходные данные

Функционирование одноразрядного сумматора задано таблицей истинности (таблица 3), где X, Y — разряды слагаемых, Z — перенос из младшего разряда, S — разряд суммы, P — перенос в старший разряд.

Таблица 3 — Таблица истинности одноразрядного сумматора

№ набора	X	Y	Z	S	P
0	0	0	0	0	0
1	0	0	1	1	0
2	0	1	0	1	0
3	0	1	1	0	1
4	1	0	0	1	0
5	1	0	1	0	1
6	1	1	0	0	1
7	1	1	1	1	1

4.2 Аналитические выражения в СДНФ

Функция S равна единице на наборах 1, 2, 4, 7, функция P — на наборах 3, 5, 6, 7 (таблица 3). Запись функций в СДНФ:


$$S = \overline{X}\,\overline{Y}Z \vee \overline{X}Y\overline{Z} \vee X\overline{Y}\,\overline{Z} \vee XYZ, \tag{5}$$

$$P = \overline{X}YZ \vee X\overline{Y}Z \vee XY\overline{Z} \vee XYZ, \tag{6}$$

где X, Y — разряды слагаемых;
Z — перенос из младшего разряда;
S — разряд суммы;
P — перенос в старший разряд.

4.3 Минимизация

Минимизация выполнена по картам Карно (рисунок 3). Строки карт соответствуют значениям X, столбцы — значениям YZ в коде Грея.



сплошной контур — YZ; штриховой — XZ; пунктирный — XY

Рисунок 3 — Карты Карно функций суммы S и переноса P

На карте функции S единицы расположены в шахматном порядке: ни од-

на пара единиц не находится в соседних клетках. Следовательно, склеивание невозможно, и СДНФ (5) является минимальной ДНФ функции S. Функция S равна единице при нечётном числе единиц среди аргументов, что соответствует сумме по модулю два:

$$S = X \oplus Y \oplus Z, \tag{7}$$

где X, Y, Z — входы сумматора;
S — разряд суммы.

На карте функции P единицы покрываются тремя контурами по две клетки. Каждый контур исключает одну переменную, что даёт минимальную ДНФ:

$$P = XY \vee XZ \vee YZ, \tag{8}$$

где X, Y, Z — входы сумматора;
P — перенос в старший разряд.

Выражение (8) преобразовано для совместного использования с выражением (7) промежуточного сигнала $X \oplus Y$. Из СДНФ (6) вынесением за скобки получено

$$P = XY(Z \vee \overline{Z}) \vee Z(\overline{X}Y \vee X\overline{Y}) = XY \vee Z \cdot (X \oplus Y), \tag{9}$$

где X, Y, Z — входы сумматора;
P — перенос в старший разряд.

4.4 Выбор варианта реализации

Сравнение вариантов реализации сумматора по сложности приведено в таблице 4. Сложность оценена по Квайну — суммарным числом входов логических элементов.

Таблица 4 — Сравнение вариантов реализации одноразрядного сумматора

Вариант	Состав элементов	Цена по Квайну
СДНФ (5) для S и минимальная ДНФ (8) для P в базисе И, ИЛИ, НЕ	3 НЕ, 4 И3, 1 ИЛИ4 (для S); 3 И2, 1 ИЛИ3 (для P)	28
Выражения (7) и (9) с элементами «Исключающее ИЛИ»	2 XOR2, 2 И2, 1 ИЛИ2	10

Для реализации выбран второй вариант. Он требует в 2,8 раза меньше входов элементов, а сигнал $X \oplus Y$ используется одновременно для формирования суммы (7) и переноса (9). Схема этого варианта состоит из двух полусумматоров

(DD1, DD2 и DD3, DD4) и элемента ИЛИ (DD5), объединяющего их переносы. Схема электрическая принципиальная приведена на рисунке 4.




Рисунок 4 — Схема электрическая принципиальная одноразрядного комбинационного сумматора

5 Моделирование одноразрядного сумматора

Модель сумматора введена в среде Multisim в соответствии со схемой на рисунке 4 и приведена на рисунке 5. Входы X, Y, Z задаются интерактивными цифровыми константами a, b, P_i; элементы U5 (XOR2) и U2 (AND2) образуют первый полусумматор, элементы U1 (XOR2) и U4 (AND2) — второй, элемент U3 (OR2) формирует перенос. Выходы S и P отображаются пробниками S и P_i_plus_1.




Рисунок 5 — Модель одноразрядного сумматора в среде Multisim ($Z = 1$, $X = 1$, $Y = 0$)

На рисунке 5 зафиксирован набор $X = 1$, $Y = 0$, $Z = 1$: пробник S погашен, пробник P_i_plus_1 светится, что соответствует сумме $1 + 0 + 1 = 10_2$.

Результаты проверки на всех восьми наборах приведены в таблице 5.

Таблица 5 — Результаты моделирования одноразрядного сумматора

a (X)	b (Y)	P_i (Z)	$X+Y+Z$	Пробник S	Пробник P_i_plus_1	$2P+S$	Соответствие
0	0	0	0	0	0	0	да
0	0	1	1	1	0	1	да
0	1	0	1	1	0	1	да
0	1	1	2	0	1	2	да
1	0	0	1	1	0	1	да
1	0	1	2	0	1	2	да
1	1	0	2	0	1	2	да
1	1	1	3	1	1	3	да

На всех наборах двоичное число PS равно арифметической сумме трёх входов, результаты совпадают с таблицей 3. Функционирование сумматора подтверждено.

6 Исследование АЛУ К155ИП3 (SN74181)

6.1 Назначение и выводы микросхемы

ИС К155ИП3 представляет собой четырёхразрядное АЛУ, выполняющее над операндами A и B шестнадцать логических и шестнадцать арифметических операций. Условное графическое обозначение микросхемы приведено на рисунке 6.




Рисунок 6 — Условное графическое обозначение ИС К155ИП3

Назначение выводов, их обозначения в модели 74181N среды Multisim и подключение к органам управления и индикации схемы исследования приведены в таблице 6. В модели 74181N выводы поименованы по технической документации SN74181 для интерпретации с активным низким уровнем данных; в работе используется эквивалентная интерпретация с активным высоким уровнем данных, принятая в методических указаниях [1]. В этой интерпретации вход переноса $\overline{Z}$ и выход переноса $\overline{P}$ имеют активный низкий уровень.

Таблица 6 — Назначение выводов ИС К155ИП3 и их подключение

Обозначение по [1]	Номер вывода	Имя вывода в 74181N	Элемент схемы	Назначение
A1–A4	2, 23, 21, 19	~A0–~A3	SA10–SA7	Операнд *A* (A1 — младший разряд)
B1–B4	1, 22, 20, 18	~B0–~B3	SA6–SA3	Операнд *B* (B1 — младший разряд)
F0–F3	6, 5, 4, 3	S0–S3	F0–F3	Код выполняемой операции
$\overline{Z}$	7	CN	SA2	Вход переноса (активный уровень 0)
M	8	M	SA1	Режим: 0 — арифметический, 1 — логический
S1–S4	9, 10, 11, 13	~F0–~F3	HLA1–HLA4	Результат (S1 — младший разряд)
$\overline{P}$	16	CN4	HLA5	Выход переноса (активный уровень 0)
—	14, 15, 17	AEQB, ~P, ~G	—	Выход сравнения и выходы ускоренного переноса; не используются [1]

6.2 Функции, выполняемые микросхемой

Операции, используемые в работе, и их коды приведены в таблицах 7 и 8 по данным [1]. Знак X обозначает безразличное значение.

Таблица 7 — Арифметические операции ИС К155ИП3 ($M = 0$)

$\overline{Z}$	F3	F2	F1	F0	Операция
0	0	0	0	0	$A + 1$
1	0	0	0	0	A
0	0	0	1	1	0000
1	0	0	1	1	1111
0	0	1	1	0	$A - B$
1	0	1	1	0	$A - B - 1$
0	1	0	0	1	$A + B + 1$
1	1	0	0	1	$A + B$
0	1	1	0	0	$A + A + 1$
1	1	1	0	0	$A + A$
0	1	1	1	1	A
1	1	1	1	1	$A - 1$

Таблица 8 — Логические операции ИС К155ИП3 ($M = 1$)

F3	F2	F1	F0	Операция	F3	F2	F1	F0	Операция
0	0	0	0	$\overline{A}$	1	0	0	0	$\overline{A} \vee B$
0	0	0	1	$\overline{A \vee B}$	1	0	0	1	$\overline{A \oplus B}$
0	0	1	0	$\overline{A}\,B$	1	0	1	0	B
0	0	1	1	0	1	0	1	1	AB
0	1	0	0	$\overline{AB}$	1	1	0	0	1
0	1	0	1	$\overline{B}$	1	1	0	1	$A \vee \overline{B}$
0	1	1	0	$A \oplus B$	1	1	1	0	$A \vee B$
0	1	1	1	$A\,\overline{B}$	1	1	1	1	A

В арифметическом режиме микросхема выполняет двоичное сложение четырёхразрядных слагаемых, одно из которых определяется кодом F0–F3, с учётом входного переноса. Для операции сложения

$$A + B + c_0 = S + 2^4 \cdot c_4, \qquad c_0 = \overline{\overline{Z}}, \quad c_4 = \overline{\overline{P}}, \tag{10}$$

где A, B — значения операндов, вычисляемые по формуле (1);

S — значение результата на выходах S1–S4;

c_0 — входной перенос, $\overline{Z}$ — уровень на входе переноса;

c_4 — выходной перенос, $\overline{P}$ — уровень на выходе переноса.

Вычитание выполняется сложением уменьшаемого с дополнительным кодом вычитаемого. Инверсный код четырёхразрядного числа $\overline{B}$ равен 2^4-1-B, поэтому при $c_0 = 1$

$$A + \overline{B} + 1 = A - B + 2^4, \tag{11}$$

где A — уменьшаемое;
B — вычитаемое;
$\overline{B}$ — поразрядная инверсия вычитаемого.

Из формулы (11) следует, что при $A \geq B$ результат $S = A - B$ сопровождается выходным переносом $c_4 = 1$ ($\overline{P} = 0$), а при $A < B$ результат представлен в дополнительном коде и $c_4 = 0$ ($\overline{P} = 1$, заём).

6.3 Схема исследования

Схема исследования собрана в среде Multisim по образцу методических указаний [1, рис. 4] и приведена на рисунке 7. Уровни на входах задаются интерактивными цифровыми константами: SA10–SA7 — операнд A, SA6–SA3 — операнд B, SA2 — вход переноса $\overline{Z}$, SA1 — режим M, F0–F3 — код операции. Результат S1–S4 и выходной перенос $\overline{P}$ отображаются логическими пробниками HLA1–HLA5 с порогом срабатывания 2,5 В.

Для проверки собранной схемы все входы установлены в ноль. Этому состоянию по таблице 7 соответствует операция $A + 1$ при $A = 0000$. Ожидаемый результат $S = 0001$ без переноса: светятся пробники HLA1 (S1 = 1) и HLA5 ($\overline{P} = 1$), что и зафиксировано на рисунке 7.




Рисунок 7 — Схема исследования ИС К155ИП3 в среде Multisim (все входы равны 0, операция $A + 1$)

6.4 Исследование логических операций

В логическом режиме ($M = 1$, SA1 = 1) исследованы три операции над заданными операндами: поразрядная конъюнкция, поразрядная дизъюнкция и сумма по модулю два. Состояния схемы приведены на рисунках 8–10, результаты — в таблице 9. Значения операндов и результата записаны от старшего разряда к младшему (A4…A1, B4…B1, S4…S1).




Рисунок 8 — Поразрядная конъюнкция AB: $A = 0110$, $B = 1101$, код операции 1011




Рисунок 9 — Поразрядная дизъюнкция $A \vee B$: $A = 1010$, $B = 0111$, код операции 1110




Рисунок 10 — Сумма по модулю два $A \oplus B$: $A = 0011$, $B = 0101$, код операции 0110

Таблица 9 — Результаты исследования логических операций ($M = 1$)

Операция	Код F3…F0	A	B	Ожидаемый результат	Светящиеся пробники	Результат S4…S1
AB	1011	0110	1101	0100	HLA3	0100
$A \vee B$	1110	1010	0111	1111	HLA1–HLA4	1111
$A \oplus B$	0110	0011	0101	0110	HLA2, HLA3	0110

Во всех трёх случаях результат совпадает с ожидаемым. Каждый разряд результата определяется только одноимёнными разрядами операндов, что подтверждает поразрядный характер логических операций. Уровень на входе переноса SA2 на результат логических операций не влияет. Выход переноса $\overline{P}$ в логическом режиме не несёт информации о результате: его состояние определяется внутренними сигналами генерации и распространения переноса (при операции $A \oplus B$ пробник HLA5 светится, при операциях AB и $A \vee B$ погашен) и при анализе не учитывается.

6.5 Исследование арифметических операций

В арифметическом режиме ($M = 0$, SA1 = 0) исследованы операции сложения и вычитания. Состояния схемы приведены на рисунках 11 и 12, результаты — в таблице 10.

Для сложения $A+B$ по таблице 7 установлен код 1001 и $\overline{Z}=1$ (входной перенос отсутствует). Для вычитания $A-B$ установлен код 0110 и $\overline{Z}=0$: входной перенос $c_0=1$ обеспечивает прибавление единицы при переходе от инверсного кода вычитаемого к дополнительному в соответствии с формулой (11).




Рисунок 11 — Сложение $A+B$: $A=0110$, $B=0101$, код операции 1001, $\overline{Z}=1$




Рисунок 12 — Вычитание $A-B$: $A=1110$, $B=0101$, код операции 0110, $\overline{Z}=0$

Таблица 10 — Результаты исследования арифметических операций ($M = 0$)

Операция	Код F3…F0	$\overline{Z}$	A	B	Светящиеся пробники	Результат S4…S1	$\overline{P}$
$A + B$	1001	1	0110 (6)	0101 (5)	HLA1, HLA2, HLA4, HLA5	1011 (11)	1
$A - B$	0110	0	1110 (14)	0101 (5)	HLA1, HLA4	1001 (9)	0

Анализ результатов по формулам (10) и (11):

а) сложение: $6 + 5 + 0 = 11 < 2^4$, следовательно, $S = 1011_2$ и $c_4 = 0$; пробник HLA5 светится ($\overline{P} = 1$), что подтверждает отсутствие переполнения;

б) вычитание: $\overline{B} = 1010_2$, $1110_2 + 1010_2 + 1 = 11001_2 = 25 = 9 + 2^4$, следовательно, $S = 1001_2 = 9$ и $c_4 = 1$; пробник HLA5 погашен ($\overline{P} = 0$), что соответствует $A \geq B$ (заём отсутствует).

Результаты обеих операций совпадают с расчётными. Установлено, что вычитание в АЛУ выполняется без отдельного вычитающего узла — сложением уменьшаемого с дополнительным кодом вычитаемого, а выходной перенос при вычитании имеет смысл признака отсутствия заёма.

ЗАКЛЮЧЕНИЕ

В ходе выполнения лабораторной работы получены следующие результаты.

1. Синтезирован полусумматор: $S = X \oplus Y$, $P = XY$. Рассмотрены две модификации схемы: на элементах «Исключающее ИЛИ» и И (цена по Квайну 4) и в базисе И, ИЛИ, НЕ с совместным использованием сигнала XY (цена 7). Моделирование модификации 1 на всех четырёх наборах подтвердило соответствие таблице истинности.

2. Синтезирован одноразрядный комбинационный сумматор. Установлено, что функция суммы $S = X \oplus Y \oplus Z$ не минимизируется в базисе И, ИЛИ, НЕ, а функция переноса минимизируется до $P = XY \vee XZ \vee YZ$. Выбрана реализация $P = XY \vee Z(X \oplus Y)$ из двух полусумматоров и элемента ИЛИ с ценой 10 против 28 для реализации в базисе И, ИЛИ, НЕ. Моделирование на всех восьми наборах подтвердило правильность синтеза.

3. Изучено АЛУ К155ИП3: режим работы задаётся входом M, операция — четырёхразрядным кодом F0–F3, вход и выход переноса в интерпретации с активным высоким уровнем данных имеют активный низкий уровень.

4. Исследованы логические операции AB, $A \vee B$, $A \oplus B$ на заданных операндах; результаты 0100, 1111, 0110 совпали с расчётными и подтвердили поразрядный характер логических операций.

5. Исследованы арифметические операции: $0110 + 0101 = 1011$ без выходного переноса и $1110 - 0101 = 1001$ с выходным переносом $c_4 = 1$. Подтверждено, что вычитание выполняется сложением с дополнительным кодом вычитаемого при входном переносе $c_0 = 1$.

СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ

1 Вербова, Н. М. Изучение элементов и узлов ЭВМ : сборник описаний лабораторных работ по курсу «Архитектура ЭВМ» / Н. М. Вербова. — Санкт-Петербург : СПбГПУ, 2011. — 58 с.