# ADVANCED CPU ARCHITECTURE AND HARDWARE ACCELERATORS LABRATORY

Preparation Report LAB 3

Dvir Zaguri 315602284

Elad Hubashi 313612038


## רקע

מטרות המעבדה הן רכישת כישורי כתיבת קוד מקבילי ב-VHDL תוך שימוש ב-Sequential logic, עיצוב מתודולוגיית Control ו-Datapath בנפרד, והכנה למעבדה בה נצטרך לכתוב סינטזה ל-FPGA. במטלת הדו"ח המכין הזה נממש מערכת המורכבת משכבת מעטפת (top) המכילה רכיבים רבים. המערכת תעבוד בצורה סינכרונית ותחולק למספר חלקים כאשר כל אחד מהם יהיה מקבילי ויוסבר בהמשך. כל תהליך במערכת יבצע פעולה לוגית / חישובית שונה בכדי יחד לזהות רצף ביטים מצורה מסויימת לפי החוקיות מטה.

## פירוט ה-Modules הקיימים במערכת


- **Control Unit** •
- **OPC Decoder**
  - Register File •
- **Program Memory**
  - **Data Memory**
    - ALU •
    - TOP •
- רכיבי מעטפת פנימיים ורכיבים מקשרים

## : תיאור המערכת




## Control Unit

בארכיטקטורה המסופקת, יחידת הבקרה מקיימת אינטראקציה עם רכיבים שונים, כולל Program בארכיטקטורה המסופקת, יחידת הבקרה מקיימת אינטראקציה עם רכיבים שונים, כולל Register File, ALU ,Memory. הוא משתמש במכונת מצב סופית (FSM) כדי לעבור בין מצבים שונים, כל אחד מתאים לשלב מסוים של ביצוע פקודות. יחידת הבקרה היא זו שפורטת כל שורה בתוכנית לכדי פעולות שהמערכת כולה, כל רכיב ותפקידו עבור אותה הוראה.




#### **OPC** Decoder

המטרה העיקרית של רכיב OPC Decoder היא לקחת קלט OpCode (מתוך הפקודה הנוכחית ב-IR) וליצור אותות בקרה עבור פעולות שונות המבוססות על קוד הפענוח. זהו חלק מכריע מיחידת הבקרה של המעבד, שכן הוא קובע איזו פעולה המעבד צריך לבצע לאחר מכן.




## Register File

Register File בארכיטקטורת ה-CPU מאחסן נתוני ביניים ב-16 רגיסטרים למטרות כלליות, המאפשר טיפול יעיל בנתונים במהלך ביצוע פקודות. הוא מספק גישה מהירה לאופרנדים עבור ה-ALU ומקל על העברת יעיל בנתונים במהלך ביצוע פקודות. הוא מספק גישה מהירה לאופרנדים עבור ה-RFoutToBusי מנהלת גישת נתונים מהירה אל וממנה באמצעות אותות 'RFaddr', 'RFaddr', 'RFin', ומבטיחה זרימת נתונים תקינה וביצוע הוראות. המטרה העיקרית של ה-RF היא לשפר את המהירות והיעילות של המעבד על ידי אספקת אחסון ואחזור מהירים של נתונים בשימוש תכוף.




## **Program Memory**

במעבד Multi-Cycle שתוכנן בגישת מכונת מצב סופית (FSM), פמעד Multi-Cycle ממלא תפקיד מכריע במעבד Multi-Cycle שהובאות באחסון ההוראות שהבקר מפרש ומוציא לפועל. מטרתו העיקרית היא לספק רצף הוראות, המובאות (Fetched) בדרך כלל בצורה מבוקרת בהתאם למצב הנוכחי של FSM. מבחינה פונקציונלית, זיכרון התוכנית מכיל את קוד המכונה או ההוראות הנחוצות למעבד לביצוע פעולות שהוגדרו על ידי התוכנית, מה שמקל על זרימת התוכנית והמעברים. זיכרון זה מבטיח שה-CPU פועל על ידי הזנת ההוראות הדרושות ב-IR.



### **ALU**

במעבד Multi-Cycle שתוכנן בגישת מכונת מצב סופית (FSM), יחידת ה-ALU היא רכיב שאחראי על ביצוע במעבד Multi-Cycle שבעלות אריתמטיות ולוגיות לפי הנחיות ה-FSM. ה-ALU מבצע חישובים כגון חיבור, חיסור ופעולות ביטים (AND, OR, XOR) (bitwise) (bitwise), בהתאם ל-opcode שסופק. מבחינה פונקציונלית, הוא מעבד אופרנדים של קלט, מייצר תוצאות ומעדכן דגלים לתוצאות Zflag ,Cflag, המשפיעות על זרימת הבקרה וקבלת ההחלטות בתוך ה-CPU. ה-FSM מתאם את ה-ALU על ידי אספקת אותות בקרה הקובעים את הפעולה הספציפית לביצוע במהלך כל מחזור, מה שמבטיח עיבוד מדויק ויעיל של הוראות.



רכיב ה-TOP מייצג את המודול הראשי של מערכת מעבד Multi-Cycle, מתזמנת את זרימת הנתונים הכוללת ורכיב ה-TOP מייצג את המודול הראשי של מערכת בנויה עם מספר רכיבים מרכזיים, לרבות Program ותיאום אותות בקרה לביצוע הוראות. המערכת בנויה עם מספר רכיבים מרכזיים, לרבות ALU ,RF ,Data Memory ,Memory

(AregWidth), רוחב נרגיסטרים הכתובות (Dwidth), רוחב נתונים עבור רוחב נתונים עבור רוחב נרגיסטרים הכתובות היtop של ה-top כוללים (AmemWidth), ורוחב זיכרון הכתובות (wEnaProg, מה שמתאים אותו לתצורות שונות. ה-wEnaProg) ומספר אותות בקרה עבור פעולות זיכרון ותוכניות (clk), ומספר אותות בקרה עבור פעולות wEnaMem, wAddrProg, wAddrMem, dataProg, dataMem).

יחידת הבקרה של המעבד מייצרת אותות בקרה ספציפיים. (Mem\_wr, Mem\_out, Mem\_in, Cin, Cout, בקרה ספציפיים בקרה של המעבד מייצרת אותות בקרה ספציפיים Ain, RFin, RFout, RFaddr, IRin, PCin, PCsel, Imm1\_in, Imm2\_in, OPC) בהתבסס על ההוראה ALU, RF-אותות אלה מתזמנים העברת נתונים בין רכיבים ופעולות בתוך ה-FSM. אותות אלה מתזמנים העברת נתונים בין רכיבים ופעולות בתוך ה-in, respective והזיכרונות.

מצבי ה FSM-מכתיבים את רצף הפעולות לאחזור, פענוח, ביצוע ואחסון תוצאות של הוראות. לדוגמה, במהלך מצב האחזור, אוגר ההוראות (IRin) נטען עם ההוראה הבאה, ומונה התוכניות (PCin) מתעדכן. במצבי ביצוע, ה ALU-מבצע פעולות כמו חיבור, חיסור ופעולות לוגיות המבוססות על אות ,OPC והתוצאות נכתבות בחזרה לקובץ האוגר.

testbench והתממשקות עם ה-immidiate ה-TOP כולל גם רכיבי עזר לפענוח כתובות, טיפול בערכי TOP-ם כולל גם רכיבי עזר לפענוח כתובות, טיפול בצורה נכונה וניתן לבדיקה יעילה. (TBactive).






Figure 1: Overall DUT structure

#### : מודל סים עם הסברים



בירוק : אחרי של ה decode שנדרש בגלל מגבלות זמנים של לוגיקה בפיענוח של ה decode בירוק : אחרי של ה לוגיקה בגלל מגבלות ממקבלת פקודת באותו סייקל של fetch. אפשר לראות שמתקבלת פקודת trype לפי ה fetch שמבקש לבצע fetch את הפענוח באותו סייקל של code .

#### : דוגמא נוספת



לוו, ניתן לראות האלב הראשון האלב הראשון לראות ניתן לראות המתקבל הווה-1 באדום בל fetch באדום באדום בל לראות שמתקבל לראות שמתקבל שמחשב באדום באלב ההערכים מאופסים.

לפי ה states דורש פקודת ld מכיוון שה 1101 opcode מכיוון שה דורש פקודת ld דורש פקודת דורש פקודת את שלבי ה FSM

בנוסף ניתן לראות ב srcA ו את הערכים הנכונין של הרגיסטרים אליהם צריך לקרוא ומהם צריך לכתוב שמגיעים מהBUS.