



SOLARIS

MEMORIA TÉCNICA DE AVIÓNICA



Autor/es: Breixo Pombar Fernández

Revisor/es: ----

Fecha de publicación: 20/07/2026



Tabla de Contenido

1. Introducción y Filosofía de Diseño.....	1
1.1 Redundancia Pura (Fault-Tolerant).....	1
1.2 Tolerancia a Fallo Único (Single Point Failure Tolerance).....	1
1.3 Diseño Seguro (Fail-Safe).....	1
2. Arquitectura General del Sistema (Stack de Aviónica).....	1
2.1 Distribución del Stack de Tres Placas.....	1
2.2 Distribución de las Líneas de Alimentación en el Stack.....	2
Placa 1 — Gestión de Potencia (origen de la energía).....	2
Placa 2 — Instrumentación y Sensórica (aislamiento galvánico/térmico).....	2
Placa 3 — Telecomunicaciones LoRa y GNSS (aislamiento por RF).....	2
2.3 Conectores Inter-Placa (Mezzanine) y Redundancia de Pines.....	2
2.4 Estrategia de Masas (GND) por Placa.....	3
2.5 Protecciones frente al Entorno Aeroespacial.....	3
3. Redundancia y Sistemas Críticos — Recuperación.....	3
3.1 Requisitos Oficiales EuRoC SRD (Recovery System).....	3
3.2 Reglas de Aislamiento e Independencia Eléctrica.....	3
3.3 Arquitectura de Conexión de Líneas de Fuego (E-Matches).....	4
3.4 Checklist Operativo en Rampa de Lanzamiento.....	4
4. Redundancia a Nivel de Hardware y Layout de PCB.....	4
4.1 Redundancia de Pines en Conectores Inter-Placa (Mezzanine).....	4
4.2 Mitigación de Fallos en Condensadores Cerámicos (MLCC).....	5
4.3 Supresión Duplicada de Transitorios Inductivos.....	5
4.4 Redundancia en la Matriz de Vías de Potencia.....	5
5. Redundancia en Sensorización y Estimación de Estado (GNC).....	5
5.1 Mecanismo de Respaldo ante Pérdida de Señal Satelital.....	6
6. Placa 1 — Potencia y Actuación (Nivel 1 del Stack).....	6
6.1 Parámetros Eléctricos de la Placa.....	6
6.2 Stackup y Especificación de Manufactura.....	7
6.3 Arquitectura del Circuito y Componentes Críticos (BOM).....	7
6.4 Reglas de Enrutamiento y Diseño de Pistas (IPC-2152).....	8
6.5 Aislamiento y Conexión de Masas (GND Estrella).....	8
6.6 Redundancias Específicas de la Placa 1.....	8



7. Placa 2 — Sensórica y Navegación.....	9
7.1 Alimentación e Instrumentación.....	9
7.2 Diseño del Bus SPI y Selección de Componentes Pasivos.....	9
7.2.1 Justificación técnica: ¿por qué SPI es “más sencillo”?.....	9
7.2.2 Componentes Pasivos Auxiliares y Valores Prescritos.....	9
7.2.3 Reglas Estrictas de Layout en la PCB.....	10
7.2.4 Riesgos y Modos de Fallo por Incumplimiento.....	10
7.2.5 Checklist para el Integrador de Hardware.....	10
8. Placa 3 — Telecomunicaciones (RF).....	10
8.1 Justificación General de la Cadena de RF.....	10
8.2 Estrategia de Alimentación Aislada LoRa / GNSS (Opción A — LDOs Independientes).....	11
8.2.1 Efecto Destructivo de la Alimentación Compartida Directa.....	11
8.2.2 Arquitectura de la Opción A.....	11
Especificación de la rama de alimentación GNSS.....	11
Especificación de la rama de alimentación LoRa.....	11
8.2.3 Matriz Comparativa de Rendimiento.....	12
8.2.4 Reglas de Layout para el Aislamiento de Alimentación.....	12
8.3 Cadena de Señal RF — Etapa LoRa (Transmisión, 868 MHz).....	12
8.3.1 Componentes Necesarios y Valores Aproximados.....	12
8.3.2 Reglas Estrictas de Layout en la PCB (Placa 3).....	13
8.3.3 Criterios de Aceptación y Ensayos de Validación.....	13
8.4 Cadena de Señal RF — Etapa GNSS (Recepción Satelital).....	14
8.5 Red de Adaptación en Π (Pi-Matching Network) — Diseño Detallado.....	15
8.5.1 Procedimiento de Sintonización en Laboratorio (VNA y Carta de Smith).....	15
8.6 Componentes Comerciales Recomendados.....	15
8.7 Reglas Generales de Layout RF (Consolidado).....	16
9. Sistema de Aerofrenos: Dimensionado y Control de Apogeo.....	16
9.1 Resumen Ejecutivo.....	16
9.2 Alcance, Referencias de Escala e Hipótesis Nominales.....	17
9.3 Dos Balances de Potencia que no Deben Mezclarse.....	18
9.3.1 Potencia aerodinámica.....	18
9.3.2 Potencia del actuador.....	18
9.8 Dimensionado del Servo y la Transmisión.....	20



9.8.1 El Par de Catálogo no Basta.....	20
9.10 Potencia Eléctrica, Corriente y Energía de Batería.....	21
9.12 Plan de Verificación Antes de Vuelo.....	22
9.12.2 Campaña de Ensayos Mínima.....	22
9.12.3 Criterios de Seguridad de Software.....	22
9.13 Especificación Preliminar Recomendada.....	23
9.13.1 Respuesta a la Pregunta de Potencia.....	23
9.13.2 Dictamen Explícito sobre un Actuador de 5 N·m.....	23
10. Referencias Bibliográficas.....	24



1. Introducción y Filosofía de Diseño

El diseño de la aviónica del cohete experimental del Proyecto Solaris se rige por criterios estrictos de seguridad aeroespacial, orientados a mitigar fallos catastróficos durante las fases críticas del vuelo: propulsión, costa activa, despliegue y descenso. La normativa del European Rocketry Challenge (EuRoC) no exige duplicar de forma indiscriminada todos los componentes del vehículo; en su lugar, el esfuerzo de ingeniería se concentra según la criticidad de cada subsistema, aplicando tres filosofías de diseño diferenciadas.

1.1 Redundancia Pura (Fault-Tolerant)

Implementación de dos o más sistemas independientes que realizan la misma función en paralelo. Si uno falla, el sistema de respaldo toma el control de forma transparente y sin pérdida de rendimiento. Es obligatoria por normativa en el subsistema de recuperación.

1.2 Tolerancia a Fallo Único (Single Point Failure Tolerance)

Exigencia de diseño en circuitos eléctricos críticos, como las líneas de encendido pirotécnico y de control de rampa. Ningún fallo de un único componente pasivo o activo (por ejemplo, un transistor cortocircuitado) debe provocar una activación prematura o una condición insegura.

1.3 Diseño Seguro (Fail-Safe)

Garantía, por hardware o firmware, de que ante una pérdida de energía o un fallo lógico general, los actuadores y etapas adoptarán un estado pasivo predecible que salvaguarde la integridad física de las personas y del chasis.

Fuente: Especificación Técnica de Redundancias y Sistemas Críticos — EuRoC 2026.

2. Arquitectura General del Sistema (Stack de Aviónica)

El sistema se organiza en tres niveles físicos apilados verticalmente mediante separadores mecánicos (standoffs) de latón o aluminio anodizado, conectados eléctricamente a través de buses Mezzanine de alta fiabilidad, mecánicamente indexados para soportar las vibraciones del lanzamiento. Esta arquitectura descentralizada optimiza el aislamiento electromagnético, la gestión térmica y la modularidad del vehículo.

2.1 Distribución del Stack de Tres Placas

Nivel	Placa física	Función principal	Capas
Base (Placa 1)	Potencia y Actuación	Entrada de batería (12 V), filtrado masivo, e-fuse, telemetría de corriente, alimentación al servo e inversores; aloja los reguladores Buck que suministran energía pre-regulada al resto del stack.	2 capas (Cu 2 oz / 70 µm)
Intermedia (Placa 2)	Sensórica y Navegación	IMU, barómetro de altimetría y magnetómetro. Filtrado local y sub-regulación lineal LDO para instrumentación de alta precisión.	4 capas (1 oz internas / 1 oz externas)
Cúspide (Placa 3)	Telecomunicaciones (RF)	Transceptor LoRa de largo alcance, receptor GNSS y circuitos de acoplamiento de antena; diseñada para aislar las emisiones de radiofrecuencia.	4 capas (con plano de masa de antena masivo)



2.2 Distribución de las Líneas de Alimentación en el Stack

Al estar separadas en tres placas, la red de distribución de energía (PDN) viaja a través del conector del bus vertical común.

Placa 1 — Gestión de Potencia (origen de la energía)

Recibe 11.1–12.6 V directos de la batería LiPo. Es la zona eléctricamente "sucia" debido a los picos de conmutación del servo (demanda de 2.5–5 A nominales y 7–10 A de pico según el estudio de aerofrenos actualizado; diseño dimensionado con margen a 7.5 A continuos / 15 A de pico). Implementa:

- **Línea directa del servo (12V_RAW):** pistas de gran sección (mínimo 6 mm de ancho, cobre de 2 oz) confinadas exclusivamente a esta placa; no suben por el conector del stack, para evitar radiar ruido magnético a las placas superiores.
- **Filtrado en la fuente:** condensador electrolítico masivo de 470–1000 μF / 25 V de baja ESR junto al conector de potencia.
- **Generación del bus del stack (5V_BUS):** un convertidor Buck síncrono de alta eficiencia conmuta los 12 V y genera una línea estable de 5.0 V, capaz de entregar hasta 3 A, que se inyecta en el conector Mezzanine para alimentar verticalmente la Placa 2 y la Placa 3.

Placa 2 — Instrumentación y Sensórica (aislamiento galvánico/térmico)

Protegida del calor de la Placa 1 y del ruido de masa por separación física:

- **Sub-regulación LDO (VCC_3V3_SENS):** reduce los 5V_BUS a 3.3 V mediante un LDO de PSRR muy elevado (>75 dB a 10 kHz), tipo Texas Instruments TPS7A47, eliminando el rizado residual del Buck de la Placa 1.
- **Filtrado por etapa:** cuenta de ferrita en serie antes de la distribución del plano analógico de los sensores, más condensadores de desacople de 100 nF en cada integrado (IMU, barómetro).

Placa 3 — Telecomunicaciones LoRa y GNSS (aislamiento por RF)

Situada en la parte superior para facilitar el guiado de cables coaxiales cortos hacia las antenas exteriores del fuselaje. Emplea dos líneas reguladas independientes:

- **Rama LoRa (VCC_3V3_RF):** LDO de alta corriente (mínimo 1 A transitorio) exclusivo para el transceptor LoRa, respaldado por un banco de condensadores de tantalio de 150 μF para los pulsos de corriente de transmisión.
- **Rama GNSS (VCC_3V3_GNSS):** LDO de ultra-bajo ruido independiente para el módulo GNSS, aislado mediante un filtro pasivo en Π (dos condensadores de 10 μF y una ferrita de alta impedancia en GHz) para bloquear el ruido digital del bus de datos.

2.3 Conectores Inter-Placa (Mezzanine) y Redundancia de Pines

Los pines convencionales tipo header de 2.54 mm son propensos a micro-cortes por vibración mecánica resonante durante la combustión del motor. Se prescribe el uso de conectores polarizados de especificación militar o industrial robusta, serie Samtec ESQ / SSW, con contactos de viga doble de fósforo-bronce:

- **Pines de alimentación (5V_BUS y GND):** se duplican o triplican los pines asignados al bus de 5 V y al retorno de tierra en el conector, reduciendo la resistencia de contacto óhmica, distribuyendo la corriente y aportando redundancia física ante fatiga mecánica de un pin.
- **Pines de datos:** buses SPI, I2C y UART enrutados en paralelo y protegidos por pines de tierra intercalados para minimizar la diafonía (crosstalk) vertical.



2.4 Estrategia de Masas (GND) por Placa

- **Placa 1:** mantiene planos de masa separados — masa del servo (PGND) y masa lógica (DGND) — unidas en un único punto (GND estrella) en el borne negativo del conector de batería. Solo la masa limpia (DGND) sube por los pines redundantes del conector del stack.
- **Placa 2:** plano de masa digital continuo en la capa interna L2, como referencia de baja impedancia para las trazas de datos de los sensores.
- **Placa 3:** plano de masa masivo de RF en capas superior e inferior, actuando como plano de contra-antena para maximizar la ganancia y eficiencia de radiación de las antenas GNSS y LoRa.

2.5 Protecciones frente al Entorno Aeroespacial

- **Cobre y acabado:** Placa 1 en 2 oz (70 μm) para disipación y conducción de corriente; Placas 2 y 3 en 1 oz (35 μm). Acabado ENIG (oro de inmersión sobre níquel electrolítico) en todas las almohadillas.
- **Fijación estructural:** taladros metalizados en las esquinas de las tres PCB para pernos pasantes M3, con tuercas autoblocantes (Nylon o arandela Grow) para evitar aflojamiento por vibración armónica de alta frecuencia.
- **Protección de conmutación inversa del servo:** la Placa 1 incorpora diodos de libre circulación (flyback/TVS) de alta velocidad en paralelo a la salida de potencia del servo, para absorber las fuerzas electromotrices inversas generadas al frenar o invertir el sentido de giro.

Fuentes: Estudio de Diseño de PCB para Sistema de Aerofrenos y Aviónica V2; Estudio Placa de Potencia V1.

3. Redundancia y Sistemas Críticos — Recuperación

El sistema de recuperación (paracaídas de frenado o drogue y paracaídas principal) es el único sector en el que EuRoC exige por normativa una redundancia física, eléctrica y lógica del 100 %. A continuación se detallan los requisitos del System Requirements Document (SRD) que condicionan el diseño de la aviónica de recuperación.

3.1 Requisitos Oficiales EuRoC SRD (Recovery System)

Requisito SRD	Texto normativo	Implementación en Solaris
EuRoC-LV-RQT-0245 Redundant Electronics	"The recovery system shall use redundant electronics to trigger deployment events."	Dos ordenadores/altímetros de vuelo totalmente independientes en la bahía de aviónica; cada uno procesa su propio algoritmo de detección de apogeo y altitud de apertura.
EuRoC-LV-RQT-0250 Redundant COTS Recovery Electronics	"At least one redundant recovery system electronics subsystem shall implement a COTS flight computer."	Subsistema primario: placa SRAD propia (STM32H745ZIT6). Subsistema secundario: ordenador comercial COTS certificado (Vega, o equivalente Altus Metrum / Featherweight), evitando que un fallo sistemático del firmware propio impida la recuperación.

3.2 Reglas de Aislamiento e Independencia Eléctrica

Para garantizar la efectividad de la redundancia, los dos computadores (SRAD principal y COTS Vega secundario) deben operar de forma totalmente estanca. Queda terminantemente prohibido compartir cualquier lazo de corriente, masa común o señal de datos que pueda propagar un cortocircuito.



Requisito SRD	Texto normativo
EuRoC-LV-RQT-0255 — Dedicated Battery	"Each redundant recovery system electronics subsystem shall be powered by a dedicated battery."
EuRoC-LV-RQT-0260 — Dedicated Arming Switch	"Each redundant recovery system electronics subsystem shall be armed using a dedicated switch."
EuRoC-LV-RQT-0265 — Isolation of Electrical Connections	"Redundant recovery system electronics subsystems shall not share any electrical connections."

3.3 Arquitectura de Conexión de Líneas de Fuego (E-Matches)

Cada paracaídas cuenta con dos inflamadores pirotécnicos (e-matches) físicamente separados dentro de la misma carga de expulsión de pólvora negra. El inflamador 'A' se conecta exclusivamente a las etapas de salida de potencia de la placa principal SRAD, mientras que el inflamador 'B' va conectado directo a las terminales de ignición del altímetro COTS Vega. La alimentación del lazo pirotécnico del altímetro COTS Vega proviene de su propia batería LiPo interna o dedicada, aislada mediante un interruptor mecánico accesible desde el exterior del fuselaje, cumpliendo estrictamente el protocolo de rampa de EuRoC.

3.4 Checklist Operativo en Rampa de Lanzamiento

Para cumplir la lista de verificación de seguridad de EuRoC antes del vuelo, la operación de la aviónica redundante sigue el siguiente flujo secuencial e inviolable:

1. Armado de electrónica de control y telemetría: se activa el lazo de alimentación general del stack SRAD (placas de potencia, control y radioenlace); se verifica el enlace LoRa a 868 MHz en la estación de tierra y la telemetría del ESKF.
2. Armado de recuperación secundario: se acciona el interruptor mecánico dedicado del altímetro COTS Vega, que emite una señal acústica confirmando la continuidad eléctrica de los inflamadores del paracaídas principal y secundario (Línea B).
3. Armado de recuperación principal: se acciona el interruptor dedicado de la etapa de recuperación de la placa central SRAD; el STM32 realiza el autodiagnóstico de continuidad pirotécnica (Línea A) e inyecta la confirmación en el paquete de telemetría de rampa.
4. Verificación final: solo cuando ambos sistemas confirman de manera independiente su estado nominal, el Oficial de Seguridad del Rango (RSO) autoriza la presurización o ignición del vector.

Fuente: Especificación Técnica de Redundancias y Sistemas Críticos — EuRoC 2026.

4. Redundancia a Nivel de Hardware y Layout de PCB

En las PCB que conforman el stack de aviónica central (Placa 1: Potencia y Actuación; Placa 2: Sensórica y Guiado; Placa 3: Telecomunicaciones), la redundancia física se aplica para tolerar las severas vibraciones armónicas generadas por el motor de combustible sólido y el estrés estructural del vuelo.

4.1 Redundancia de Pines en Conectores Inter-Placa (Mezzanine)

Los conectores de pines de plástico convencionales (headers de 2.54 mm) sufren micro-cortes eléctricos instantáneos por la resonancia y las vibraciones del fuselaje. Para evitar caídas de tensión (brownouts) o resets del microcontrolador, se prescriben conectores polarizados de viga doble de fósforo-bronce (Samtec serie SSW/ESQ) con redundancia física de pines:



- **Línea de alimentación principal (5V_BUS):** 4 pines físicos ruteados en paralelo; si uno se separa mecánicamente por una fracción de milisegundo, los otros 3 absorben la corriente.
- **Línea de retorno común (DGND):** 6 pines físicos en paralelo, para mantener una referencia de masa robusta y minimizar bucles de retorno inductivos.

4.2 Mitigación de Fallos en Condensadores Cerámicos (MLCC)

Los condensadores cerámicos multicapa situados en las líneas de potencia son frágiles ante la flexión de la PCB y pueden agrietarse; una grieta interna suele provocar un cortocircuito directo a masa, destruyendo el raíl de alimentación. Como contramedida se exige:

- Uso obligatorio de componentes con terminación flexible (Soft Termination / Flexi-Cap) en todos los MLCC superiores a 1 μF .
- Colocación de condensadores críticos en topologías de pares en serie-paralelo: si un condensador entra en cortocircuito por fractura, el segundo elemento en serie evita que la línea de voltaje se derive a masa, manteniendo la placa operativa.

4.3 Supresión Duplicada de Transitorios Inductivos

Los servomecanismos de actuación radial de las palas de los aerofrenos generan fuertes corrientes inversas al oponerse al flujo aerodinámico. Para proteger los reguladores de voltaje, la Placa de Potencia (Nivel 1) incorpora diodos supresores de transitorios de voltaje (TVS Littelfuse SMBJ13CA) instalados por duplicado en paralelo, en extremos opuestos del polígono de distribución de potencia, garantizando el recorte de picos inductivos incluso ante el fallo térmico de uno de los diodos.

4.4 Redundancia en la Matriz de Vías de Potencia

El paso de corriente entre capas de potencia (Top a planos internos) se realiza mediante matrices masivas de vías térmicas y de conducción eléctrica, con diámetro de perforación de 0.3 mm. Dado que cada vía de estas características tolera de forma segura un máximo de 1.2 A continuos, se exige un bloque mínimo de 15 vías agrupadas en cada nodo crítico de interconexión, garantizando redundancia absoluta y mitigando la inductancia parásita.

Fuentes: Especificación Técnica de Redundancias y Sistemas Críticos; Estudio de Diseño de PCB V2; Estudio Placa de Potencia V1.

5. Redundancia en Sensorización y Estimación de Estado (GNC)

El sistema de Guiado, Navegación y Control (GNC) requiere conocer con precisión el estado tridimensional del cohete en tiempo real. El firmware ejecuta un Filtro de Kalman para Estado de Error (ESKF) que fusiona múltiples sensores; aquí la redundancia es algorítmica y de respaldo de datos (sensor fusion analytics).

Sensor	Magnitud medida	Frecuencia operativa	Rol en la redundancia / respaldo
IMU (BNO085)	Aceleración lineal y velocidad angular (6 ejes)	$\geq 500 \text{ Hz}$	Fuente primaria de propagación: alimenta las ecuaciones cinemáticas de alta frecuencia durante todo el vuelo.
Barómetro (MS5611)	Presión estática (altitud barométrica)	$\sim 50\text{-}100 \text{ Hz}$	Corrección absoluta de posición: corrige la deriva de integración del eje vertical (Z) de la IMU. Respaldo primario en apogeo.
GNSS (u-blox MAX-M10M)	Posición 3D y velocidad Doppler absoluta	$\geq 10 \text{ Hz}$	Corrección de velocidad pasiva: referencia absoluta de velocidad



Sensor	Magnitud medida	Frecuencia operativa	Rol en la redundancia / respaldo
			durante la fase de costa (vuelo pasivo).

5.1 Mecanismo de Respaldo ante Pérdida de Señal Satelital

Durante la fase de aceleración del motor y la posterior rotación del cohete, la antena GNSS experimental puede sufrir atenuación o desensibilización debida al plasma del motor o a la desadaptación por acoplamiento con el fuselaje, provocando una pérdida temporal del bloqueo satelital (loss of fix).

El algoritmo de control del procesador monitoriza de forma continua la calidad de la señal y la relación señal/ruido (C/N_0). Si este parámetro cae por debajo de 28 dB-Hz o el receptor pierde el fix, el firmware conmuta automáticamente a un modo de Navegación por Estima (Dead Reckoning), utilizando exclusivamente la IMU y el barómetro de alta precisión como respaldo. Al recuperar la señal satelital en la fase de costa activa, el ESKF reanuda las correcciones Doppler, limitando el crecimiento del error de posición a valores inferiores al 5 %.

Fuente: Especificación Técnica de Redundancias y Sistemas Críticos — EuRoC 2026.

6. Placa 1 — Potencia y Actuación (Nivel 1 del Stack)

El objetivo primordial de esta placa es gestionar la energía bruta de la batería de 12 V, alimentar de forma segura al actuador de aerofrenos (demandas de 30–60 W nominales en maniobra y hasta 80–120 W de pico, según el estudio de dimensionado de aerofrenos actualizado) y aislar por completo el ruido transitorio antes de enviar el bus de alimentación regulado a los niveles superiores (Sensórica y Telecomunicaciones).

6.1 Parámetros Eléctricos de la Placa

Límites de operación y diseño eléctrico calculados aplicando un factor de seguridad estricto frente a las demandas nominales y de pico (factor X3):

Línea / Parámetro	Voltaje operativo	Corriente continua	Corriente de pico (máx. 500 ms)	Margen de seguridad
Bus principal (12V_RAW)	11.1 – 12.6 V (LiPo 3S)	7.5 A	15.0 A	> 200 % (clasificación mín. 30 A / 60 V)
Bus del stack (5V_BUS)	5.0 V $\pm$ 2 %	2.0 A	3.0 A	> 150 % (diseño Buck para 3.5 A)
Retorno de potencia (PGND)	0.0 V (referencia)	7.5 A	15.0 A	Equivalente a 12V_RAW

6.2 Stackup y Especificación de Manufactura

Para garantizar mínima resistencia óhmica y óptima transferencia térmica, la Placa de Potencia se especifica como PCB de 4 capas con cobre grueso, usando las capas internas exclusivamente como planos masivos de retorno de corriente:



Capa	Espesor	Función
Superior (Top – L1)	2 oz / 70 μm	Entrada de potencia, polígonos del bus del servo (12V_RAW), componentes de potencia SMD.
Interna 1 (Inner 1 – L2)	2 oz / 70 μm	Plano de masa de potencia (PGND) continuo y masivo.
Interna 2 (Inner 2 – L3)	2 oz / 70 μm	Plano de masa de potencia (PGND) y distribución del polígono aislado de 5V_BUS.
Inferior (Bottom – L4)	2 oz / 70 μm	Retorno de potencia auxiliar, señales lógicas de control del servo (PWM/UART) y masa digital (DGND) separada.

- Material base: FR4 de alta temperatura de transición vítrea ($T_g \geq 170\text{ }^\circ\text{C}$), para soportar el calor disipado sin delaminación bajo carga sostenida.
- Acabado de superficie: ENIG (oro de inmersión sobre níquel electrolítico), para prevenir la degradación de los pads por vibración ambiental.

6.3 Arquitectura del Circuito y Componentes Críticos (BOM)

Función	Componente prescrito	Justificación técnica
Conector de entrada de batería (J1)	Amass XT30PW-M (montaje horizontal a PCB)	Soporta 30 A continuos garantizados; pines de retención mecánica robustos que impiden desconexión accidental con aceleraciones $> 15\text{ G}$.
Protección de inversión de polaridad	Diodo ideal: controlador TI LM74700-Q1 + MOSFET canal N Infineon CSD19536KTT	Un Schottky convencional disiparía calor inviable en el fuselaje. El diodo ideal emula un diodo perfecto: $P = I^2 \times R_{DS(on)} = (15\text{ A})^2 \times 0.0023\text{ }\Omega = 0.51\text{ W}$, sin necesidad de disipador.
Fusible electrónico (e-Fuse)	TI TPS259827LNRW (ajustable 2.53–15 A)	Los PTC térmicos son demasiado lentos. El TPS25982 permite un tiempo de transitorio programable (blanking time) que tolera los picos de arranque del servo (hasta 15 A / $\sim 100\text{ ms}$) sin disparo, pero corta de inmediato ante atasco mecánico fijo.
Sensorización de corriente	TI INA240A1 + shunt de manganeso 2 m Ω , 3 W, 1 % (encapsulado 2512)	Rechazo mejorado de ruido PWM del servo; entrega una señal analógica limpia y ultra-precisa al microcontrolador.
Desacoplo y supresión de transitorios	Electrolítico Panasonic OS-CON 470 $\mu\text{F}/25\text{ V}$ ultra-baja ESR + 2 $\times$ TVS Littelfuse SMBJ13CA	El OS-CON absorbe la energía de flyback del servo al frenar/invertir giro; los TVS recortan cualquier pico que supere 14.4 V, evitando que el bus escale por encima de 20 V.
Convertidor Buck de 5V_BUS	TI LMR33630ARNXR-Q1 (36 V in, 3 A out, 400 kHz) + inductor blindado Bourns SRP7028A-2R2M (2.2 μH , $I_{\text{sat}} = 9\text{ A}$)	400 kHz reduce las emisiones EMI que degradarían el alcance LoRa. El inductor está sobredimensionado en corriente de saturación (9 A frente a 3 A nominales) para no saturar el núcleo ante aceleraciones o temperaturas extremas.



6.4 Reglas de Enrutamiento y Diseño de Pistas (IPC-2152)

El trazado de las pistas de alta corriente cumple estrictamente la normativa internacional IPC-2152, para limitar el incremento térmico de la placa a un máximo seguro de $\Delta T = 10\text{ }^{\circ}\text{C}$:

- **Ancho de polígonos de potencia (12V_RAW y PGND):** para conducir de forma segura 7.5 A continuos y 15 A de pico en capas externas de cobre de 2 oz, no se utilizan líneas comunes; se trazan zonas de vertido de cobre (copper pours) con un ancho mínimo equivalente de 6.0 mm en Top y Bottom.
- **Matriz de vías (via stitching):** el paso de corriente entre capas de potencia se realiza mediante matrices masivas de vías térmicas y eléctricas, diámetro de perforación 0.3 mm; se exige un bloque mínimo de 15 vías agrupadas en cada nodo crítico, dado que cada vía tolera de forma segura un máximo de 1.2 A continuos.

6.5 Aislamiento y Conexión de Masas (GND Estrella)

La Placa de Potencia gestiona de forma aislada dos planos de masa totalmente independientes:

- **Masa de potencia (PGND):** conecta el negativo de la batería, el terminal de masa del servo, los condensadores de desacoplo de alta corriente y el diodo ideal; por este plano circulan las corrientes masivas y “sucias” que regresan del motor.
- **Masa digital (DGND):** referencia limpia para la lógica de control del e-fuse, el amplificador INA240, los circuitos de realimentación del regulador Buck y la línea que sube a las placas superiores.
- **Punto de unión estrella (net tie):** ambos planos están separados por una ranura física de aislamiento en el cobre que abarca todas las capas, y se unen únicamente en un punto milimétrico (net tie) sobre el pad negativo del conector XT30 de la batería, forzando que las corrientes de retorno del motor fluyan de inmediato al borne de la batería e impidiendo que el ruido invada el plano digital limpio.

6.6 Redundancias Específicas de la Placa 1

5. Pines redundantes en el conector del stack (Mezzanine): 4 pines físicos en paralelo para 5V_BUS y 6 pines físicos en paralelo para DGND, garantizando continuidad ante micro-separaciones mecánicas inducidas por vibración.
6. Redundancia en condensadores críticos: todos los MLCC de desacoplo de potencia superiores a 1 μF incorporan terminación flexible (Soft Termination, p. ej. serie flexi-cap Knowles o X7R automoción Kemet) en configuración de pares serie-paralelo.
7. Doble supresión de picos inductivos: los TVS Littelfuse SMBJ13CA están instalados por duplicado en paralelo en extremos opuestos del polígono de potencia, de forma que si un diodo falla por sobreesfuerzo, el segundo continúa recortando los voltajes inversos del actuador.

Fuente: Estudio Técnico y de Ingeniería de Detalle — Placa de Potencia y Actuación V1.

7. Placa 2 — Sensórica y Navegación

7.1 Alimentación e Instrumentación

La Placa de Sensórica está protegida del calor disipado por la Placa 1 y del ruido de masa gracias a la separación física del stack. Recibe los 5V_BUS del conector vertical y los reduce a 3.3 V mediante un regulador lineal de baja caída (LDO) de PSRR muy elevado ($>75\text{ dB}$ a 10 kHz), tipo Texas Instruments TPS7A47, eliminando cualquier residuo de rizado del Buck de la Placa 1. El filtrado por etapa incorpora una cuenta de ferrita en serie antes de la distribución del plano analógico de los sensores, complementada con condensadores de desacoplo de 100 nF en cada circuito integrado (IMU, barómetro).



7.2 Diseño del Bus SPI y Selección de Componentes Pasivos

El bus de comunicación SPI es un protocolo síncrono de líneas referenciadas a masa (single-ended). Aunque no requiere transceptores físicos ni adaptación de impedancia compleja como los buses RS-422 o CAN, exige un dimensionamiento estricto de resistencias de amortiguación en serie (damping resistors), resistencias de pull-up en las líneas Chip Select (CS) y redes de desacoplo local, para prevenir ruidos, rebotes e inestabilidades producidas por las severas vibraciones y picos electromagnéticos del entorno de vuelo.

7.2.1 Justificación técnica: ¿por qué SPI es “más sencillo”?

- **Señales single-ended con reloj dedicado:** SPI utiliza señales lógicas directas (MOSI, MISO, SCK) referenciadas al plano de masa común (DGND); al disponer de una línea de reloj explícita (SCK), el receptor muestrea los datos sincronizándose con los flancos de subida o bajada.
- **Inexistencia de derivas de temporización:** no depende de un oscilador local ajustado al mismo baud rate (como en UART), eliminando la necesidad de algoritmos complejos de sincronización de tramas si las trazas se mantienen cortas.
- **Flexibilidad master-slave directa:** permite comunicación full-duplex de alta velocidad (10–50 MHz) entre el microcontrolador central (RP2354B) y sensores críticos como la IMU BNO085 o las memorias QSPI Flash.

7.2.2 Componentes Pasivos Auxiliares y Valores Prescritos

Componente / Función	Línea afectada	Valor prescrito	Rango permisible	Ubicación y regla de layout
Resistencia de amortiguación (damping) de serie	MOSI, MISO, SCK	$R_{series} = 33 \Omega$	22–47 Ω (SMD 0402/0603)	Lo más cerca posible del pin emisor de la señal (driver MCU / IMU); reduce el ringing y los sobrepicos.
Resistencia de pull-up (estado inactivo CS)	CS / CSN (Chip Select)	$R_{pullup} = 10 \text{ k}\Omega$	4.7–100 $\text{k}\Omega$ (SMD 0402)	Conectada entre la línea CS y el rail 3.3 V local; evita bus flotante durante arranque/reset del MCU.
Condensador de desacoplo de alta frecuencia	VDD de cada sensor SPI	$C_{HF} = 100 \text{ nF} + 10 \text{ pF}$	X7R (100 nF) + COG/NPO (10 pF)	En paralelo, a menos de 2 mm del pin de alimentación del integrado SPI (ej. BNO085).
Protección ESD (interfaces inter-placa)	Líneas SPI hacia conectores	Diodo TVS ultra-baja capacitancia	$C_j < 1.0 \text{ pF}$ (ej. USBLC6-2SC6)	Junto al conector Mezzanine o punto de salida de placa; previene descargas sin deformar los flancos.

La resistencia de amortiguación de 33 Ω amortigua la oscilación del circuito RLC parásito formado por la inductancia de la traza y la capacitancia de entrada del periférico, cumpliendo tres funciones: eliminación del ringing (sobrepicos/bajopicos en los flancos de SCK y MOSI), supresión de reflexiones de onda (adaptando la impedancia de salida del driver a la de la pista, ~50 Ω) y protección de corriente de pico (limitando la corriente de cortocircuito ante fallos lógicos o colisiones del bus).

7.2.3 Reglas Estrictas de Layout en la PCB

- **Plano de retorno continuo (GND reference):** toda traza SPI se rutea en la capa superior (Top/L1) referenciada directamente a un plano de masa continuo e ininterrumpido en la capa L2 (DGND).
- **Desacoplo local de alimentación:** cada integrado que se comunique por SPI (IMU BNO085, barómetros, memorias Flash) debe contar con su propia pareja de condensadores de desacoplo (100



nF + 10 pF) en paralelo, instalados inmediatamente junto a la patilla VDD; sin este desacoplo, el ruido de conmutación del propio periférico se inyecta en la línea de datos SPI.

7.2.4 Riesgos y Modos de Fallo por Incumplimiento

Si se omiten las resistencias de terminación de 33 Ω o el plano de masa de retorno bajo el bus SPI:

- Corrupción de datos en la IMU (GNC): las oscilaciones en SCK provocan lecturas de múltiples bordes (double-clocking), inyectando datos corruptos al ESKF y causando pérdida de control de estabilidad del cohete.
- Jitter y timeouts en la caja negra: reflexiones no amortiguadas causan errores de CRC en la memoria QSPI Flash, abortando el registro continuo de telemetría.
- Activación falsa de Chip Select: sin la resistencia de pull-up de 10 k Ω en CS, la línea flota durante el arranque del procesador, interpretando ruidos externos como comandos de escritura no deseados.

7.2.5 Checklist para el Integrador de Hardware

- Resistencias serie de 33 Ω (0402) en MOSI, MISO y SCK, pegadas a las salidas de señal.
- Resistencia pull-up de 10 k Ω a 3.3 V en cada línea CS.
- Condensadores de desacoplo cerámicos de 100 nF + 10 pF a menos de 2 mm del VDD del BNO085 / periférico SPI.
- Plano de masa L2 (DGND) totalmente continuo bajo todo el recorrido de las trazas SPI.
- Diodo supresor ESD (tipo USBLC6-2SC6) si el bus viaja hacia un conector inter-placa.

Fuentes: Estudio de Diseño de PCB V2; Especificación Técnica de Hardware — Diseño del Bus SPI (ET-SPI-LAYOUT-2026).

8. Placa 3 — Telecomunicaciones (RF)

La Placa 3 aloja el transceptor de telemetría LoRa de largo alcance (868 MHz) y el receptor GNSS, junto con sus respectivos circuitos de acoplamiento de antena. Está colocada en la cúspide del stack para facilitar el guiado de cables coaxiales cortos hacia las antenas exteriores del fuselaje, y su diseño prioriza el aislamiento electromagnético entre ambos subsistemas de radiofrecuencia.

8.1 Justificación General de la Cadena de RF

En aplicaciones de radiofrecuencia de alta frecuencia (sub-GHz para LoRa y banda L1/G1/E1/B1 para GNSS), no es posible conectar directamente la antena al pin de RF del circuito integrado mediante una simple pista de cobre. Aunque la pista esté calculada a 50 Ω , la impedancia compleja de la antena varía por tolerancias de fabricación, acoplamientos con el fuselaje metálico y variaciones del entorno. Una conexión directa provocaría degradaciones críticas:

- **Desadaptación de impedancias:** pérdidas de retorno por reflexión de potencia (S_{11} deficiente), reduciendo el alcance de telemetría y la sensibilidad de recepción GNSS.
- **Interferencias cruzadas (desensibilización):** la emisión de alta potencia de LoRa (+22 dBm) puede saturar o destruir la etapa de entrada del receptor GNSS sin filtrado paso banda estricto.
- **Riesgo de descargas electrostáticas (ESD):** las antenas externas acumulan carga estática durante el ascenso, pudiendo perforar los transistores de entrada de los receptores.
- **Componente de tensión continua (DC):** ausencia de aislamiento en continua si se emplean antenas activas alimentadas mediante circuitos Bias-Tee.

8.2 Estrategia de Alimentación Aislada LoRa / GNSS (Opción A — LDOs Independientes)

En la Placa 3 coexisten dos bloques de RF con perfiles dinámicos opuestos: el transceptor LoRa de alta potencia y el receptor GNSS de ultra-alta sensibilidad. Compartir una única línea regulada de 3.3 V sin



aislamiento activo introduce acoplamientos severos por la vía de alimentación, causa principal de pérdida de enlace y degradación de datos posicionales en vuelo.

8.2.1 Efecto Destructivo de la Alimentación Compartida Directa

Durante la transmisión de telemetría a máxima potencia (+22 dBm/160 mW), el consumo de corriente del bloque LoRa pasa de un estado de reposo de pocos mA a picos de 118–150 mA en tiempos de flanco de nanosegundos, generando caídas locales de tensión (voltage sags) y rizado de conmutación de alta frecuencia. El receptor GNSS, que debe captar señales del orden de -160 dBm, sufre saturación y aumento de la figura de ruido en el LNA, además de modulación de fase no deseada (jitter) en el oscilador TCXO.

8.2.2 Arquitectura de la Opción A

La Opción A aísla totalmente a nivel de regulación lineal, derivando el bus principal pre-regulado de 5.0 V (desde la Placa 1, vía conector Mezzanine) en dos ramas LDO totalmente independientes: LDO 1 (ultra-low noise / high PSRR) para 3.3 V GNSS (VCC y LNA), y LDO 2 (fast load transient) para 3.3 V LoRa (SX1262 PA).

Especificación de la rama de alimentación GNSS

Parámetro	Especificación
Tensión de salida nominal	3.3 V $\pm$ 1.0 %
Relación de rechazo a la fuente (PSRR)	> 70 dB a 1 MHz
Ruido integral de salida	< 10 μ V _{RMS} (10 Hz–100 kHz)
Tensión de caída (dropout)	< 200 mV a 150 mA

Especificación de la rama de alimentación LoRa

Parámetro	Especificación
Tensión de salida nominal	3.3 V $\pm$ 2.0 %
Respuesta a transitorios de carga	Recuperación en < 10 μ s ante escalón de 0–150 mA
Capacidad de corriente pico	$\geq$ 300 mA (nominal continua/pico)
Estabilidad con capacitancia de salida	Diseñado para condensadores cerámicos de baja ESR (MLCC)

8.2.3 Matriz Comparativa de Rendimiento

Parámetro técnico / criterio	Raíl único directo	Raíl compartido + filtro π LC	Opción A: LDOs independientes
Aislamiento conductivo mutuo	0 dB (nulo)	30–45 dB	> 80 dB
Caída de tensión local (V _{sag} GNSS)	> 120 mV (riesgo de reset)	15–25 mV	< 5 mV
Sensibilidad GNSS en transmisión	Degradación de 18–25 dB	Degradación de 3–6 dB	Sin degradación (0 dB)



Parámetro técnico / criterio	Raíl único directo	Raíl compartido + filtro π LC	Opción A: LDOs independientes
Relación señal/ruido (C/N_0)	Caída severa (< 28 dB-Hz)	Ligeramente atenuado	Óptima (> 42 dB-Hz)
Resistencia mecánica a vibraciones	Alta (sin inductores grandes)	Baja (riesgo en bobinas SMD)	Máxima (semiconductores)
Homologación técnica EuRoC	✗ Descartado	⚠ Aceptable bajo reserva	✓ Prescrito (oficial)

8.2.4 Reglas de Layout para el Aislamiento de Alimentación

- **Separación geométrica de polígonos:** ranura de separación física mínima de 1.5 mm entre el plano 3.3V_GNSS y el plano 3.3V_LORA en todas las capas de señal; ninguna traza digital o de control debe cruzar el corte de separación.
- **Plano de masa continuo y via stitching:** capa L2 como plano de masa continuo (DGND/RF_GND); perímetro de vías de masa (perforación 0.3 mm, pad 0.6 mm) con paso máximo de 2.0 mm rodeando los bloques RF de LoRa y GNSS.
- **Red de desacoplo físico:** condensador tanque de 10 μ F (16 V, X7R con terminación flexible) a la entrada de cada LDO; filtro de alta frecuencia de 100 nF + 10 pF (C0G/NP0) en las patas VCC/VIO del receptor GNSS, sintonizado a 1.575 GHz.

8.3 Cadena de Señal RF — Etapa LoRa (Transmisión, 868 MHz)

El transceptor de telemetría opera en la banda ISM de 868 MHz con una potencia de pico de +22 dBm (~160 mW). La cadena de RF sigue una topología en cascada: transceptor LoRa (pin RF/VR_PA) → DC Block (capacitor serie) → red de adaptación en L/π (50 Ω) → filtro paso bajos Chebyshev (armónicos) → protección ESD/conector (TVS + puerto 50 Ω).

Requisito operativo de coexistencia: sin una cadena de filtrado paso bajos con rechazo superior a 35 dB en armónicos, la emisión del canal LoRa provoca una caída de la relación señal/ruido (C/N_0) del receptor satelital por debajo de 28 dB-Hz, comprometiendo los datos de velocidad Doppler requeridos por el ESKF para el control de apogeo.

8.3.1 Componentes Necesarios y Valores Aproximados

Se establecen valores eléctricos pasivos, encapsulados y tolerancias recomendadas para la banda de 868 MHz, en formato SMD 0402 exclusivamente (encapsulados mayores como 0805/1206 introducen inductancias y capacitancias parásitas que degradan el rechazo del filtro paso bajos):

Etapas del circuito	Componente genérico	Valor / rango aprox.	Especificación y función técnica
Choque de alimentación (línea VR_PA)	Inductor de choque (L_CHOKE)	47–68 nH	SMD 0402 de alto factor de calidad ($Q > 30$). Aísla el raíl de continua 3.3 V del campo de RF generado.
Filtrado de alimentación (desacoplo DC)	Capacitores cerámicos en paralelo	100 nF + 10 pF	Dieléctrico C0G/NP0, colocados inmediatamente adyacentes a la patilla de alimentación del PA.
Bloqueo de CC (serie RF)	Capacitor serie (C_DC)	100 pF	Dieléctrico C0G/NP0, 50 V, encapsulado 0402. Aísla el nivel continuo de tensión protegiendo la antena.



Etapa del circuito	Componente genérico	Valor / rango aprox.	Especificación y función técnica
Red de adaptación (matching 50 Ω)	Red pasiva en π /L (C_M1, L_M, C_M2)	C_M1: 1.5–2.7 pF; L_M: 6.8–12 nH; C_M2: 2.2–3.3 pF	Encapsulado 0402, tolerancia ± 0.1 pF/ ± 2 %. Adapta la impedancia compleja de salida a 50 Ω resistivos.
Filtro paso bajos (LPF) — atenuación de armónicos	Filtro pasivo LC Chebyshev (3°/5° orden)	L_LPF: 4.7–8.2 nH; C_LPF: 1.8–3.3 pF	Atenúa al menos 35 dB el 2° armónico (1.73 GHz) y la banda GNSS L1 (1.575 GHz).
Protección de antena (inmunidad ESD)	Diodo TVS bidireccional de RF	C_j < 0.3 pF; V_RWM: 3.3–5.0 V	Ultra-baja capacitancia parásita; deriva descargas estáticas de hasta ± 8 kV.
Conector RF (salida física)	Conector coaxial de RF	Impedancia 50 Ω	SMA hembra o micro-coaxial U.FL/IPEX, con retención física contra vibraciones.

8.3.2 Reglas Estrictas de Layout en la PCB (Placa 3)

- **Línea de transmisión controlada de 50 Ω :** topología Coplanar Waveguide con masa (CPWG) o microstrip en la capa superior (L1), ancho calculado según el dieléctrico.
- **Plano de referencia continuo (L2):** polígono de masa 100 % continuo (DGND/RF_GND), libre de cortes, ranuras o trazas digitales cruzadas.
- **Cosido de vías de apantallamiento (via stitching):** doble hilera de vías a masa flanqueando la línea de RF, paso máximo 2.0 mm (perforación 0.3 mm, pad 0.6 mm), para confinar el campo electromagnético en una jaula de Faraday planar.
- **Retorno de baja inductancia para componentes shunt:** todos los componentes en derivación a masa (capacitores de la red π , del LPF y el TVS) deben disponer de al menos dos vías de masa dedicadas e inmediatamente adyacentes a sus pads.
- **Aislamiento de la línea de alimentación local:** raíl LoRa con LDO independiente y un corte de polígono de cobre (separation gap de 1.5 mm) frente a la zona sensible del receptor GNSS, para prevenir la diafonía conductiva de los transitorios de consumo (120 mA de pico).

8.3.3 Criterios de Aceptación y Ensayos de Validación

Durante la caracterización con VNA y analizador de espectros, la etapa de RF ensamblada debe verificar los siguientes umbrales:

Parámetro de radiofrecuencia	Criterio de aceptación	Método de verificación
Pérdidas de retorno (S11)	$S_{11} \leq -15$ dB a 868 MHz	Medición con VNA calibrado en el conector de antena.
Relación de onda estacionaria (VSWR)	VSWR < 1.4:1 en la banda útil	Cálculo directo derivado del parámetro S11.
Pérdidas de inserción pasiva (S21)	$ S_{21} < 0.8$ dB a 868 MHz	Medición de atenuación pasiva en banda de paso.
Rechazo de armónicos y banda GNSS	Atenuación > 40 dB en 1.575 GHz y 1.736 GHz	Analizador de espectro durante emisión continua a +22 dBm.



8.4 Cadena de Señal RF — Etapa GNSS (Recepción Satelital)

Dado que los módulos receptores GNSS compactos de bajo consumo suelen carecer de filtro SAW y LNA integrados, la cadena de RF en la PCB debe integrar todos los bloques de acondicionamiento previos al pin de entrada: antena pasiva GNSS → protección ESD → red de adaptación Π → filtro SAW paso banda → LNA externo → DC Block → pin RF_IN del receptor.

Etapa RF	Función y necesidad técnica	Parámetros y especificaciones
01. Protección ESD	Diodo TVS junto al pad de la antena, para derivar descargas electrostáticas a masa.	$C_d \leq 0.5$ pF; soporte de descargas ± 8 kV; encapsulado 0402/SOD-882.
02. Red en Π (matching)	Ajusta la impedancia compleja de la antena pasiva a 50Ω puros en la entrada del filtro; compensa el plano de masa limitado del fuselaje.	Red en Π de 3 elementos (dos capacitores shunt a masa y un inductor serie). SMD 0402 de tolerancia estrecha.
03. Filtro SAW	Filtro de onda acústica superficial paso banda; elimina interferencias fuera de banda (especialmente la transmisión LoRa en sub-GHz).	Banda de paso 1559–1606 MHz; atenuación fuera de banda > 35 dB a 868/915 MHz; pérdida de inserción < 1.5 dB; encapsulado LCC.
04. LNA externo	Amplificador de bajo ruido para elevar la amplitud de la señal satelital atenuada por el fuselaje.	Ganancia 18–20 dB; figura de ruido (NF) ≤ 0.8 dB; consumo ~ 4 mA; encapsulado uDFN/TSLP.
05. Bloqueo DC	Capacitor serie que aísla la componente continua, impidiendo el ingreso de offsets al pin de RF del receptor.	Cerámico SMD 0402, COG/NP0, 100 pF (± 5 %); pérdidas de inserción nulas a 1.575 GHz.

Opción de configuración para antena activa (Bias-Tee): si se sustituye la antena pasiva por una activa con LNA integrado, se prescinde del LNA externo en la PCB y se añade una red Bias-Tee (inductor de choque RF de 27–47 nH desde la línea de 3.3 V hacia la traza principal de RF, entre la antena y el DC Block, filtrado con capacitores de desacoplo de 10 nF y 100 nF a masa).

8.5 Red de Adaptación en Π (Pi-Matching Network) — Diseño Detallado

La red de adaptación en Π es la estructura pasiva universal para la sintonización precisa de impedancias a frecuencias de microondas, permitiendo transformar impedancias complejas arbitrarias $Z = R + jX$ en un valor adaptado de $50 + j0 \Omega$. Consta de tres posiciones para componentes SMD 0402: CM1 (shunt de entrada, junto al pad de la antena), LM (elemento serie a lo largo de la traza principal) y CM2 (shunt de salida, junto a la entrada del filtro SAW/LNA).

Posición	Tipo de componente	Configuración inicial base	Criterios tecnológicos de selección
CM1 (shunt entrada)	Capacitor cerámico High-Q	1.0 pF (± 0.1 pF)	Encapsulado 0402 SMD. Dieléctrico COG/NP0 de ultra-bajas pérdidas. Tensión nominal ≥ 50 V. High-Q RF.
LM (serie)	Inductor de RF de alto Q	5.6 nH (± 0.2 nH)	SMD 0402 de hilo bobinado o multicapa. Factor de calidad $Q > 30$ a 1.5 GHz. SRF > 4.5 GHz.



Posición	Tipo de componente	Configuración inicial base	Criterios tecnológicos de selección
CM2 (shunt salida)	Capacitor cerámico High-Q	Sin colocar (NC/DNP)	Pad disponible en la PCB para habilitar sintonización en “L” invertida o en Π completa durante la caracterización con VNA.

Regla crítica de encapsulado para RF: deben emplearse exclusivamente componentes en encapsulado 0402 SMD. Los tamaños 0603 u 0805 introducen inductancias parásitas de las almohadillas (pads) excesivas que distorsionan el comportamiento de la red por encima de 1 GHz.

8.5.1 Procedimiento de Sintonización en Laboratorio (VNA y Carta de Smith)

- Calibración SOLT: corto-abierto-carga-thru en el plano de referencia del cable coaxial de prueba.
- Medición de pérdidas de retorno: parámetro S11 en la banda de trabajo (1561–1602 MHz).
- Ajuste en carta de Smith: modificar progresivamente CM1, LM, CM2 con componentes del kit de sintonización (capacitores de 0.5–4.7 pF, inductores de 1.8–10 nH) hasta desplazar la impedancia medida al centro exacto de la carta ($1 + j0$).
- Criterio de aceptación: coeficiente de reflexión $S_{11} \leq -15$ dB ($VSWR < 1.4:1$) en todo el ancho de banda útil.

8.6 Componentes Comerciales Recomendados

La guía técnica de implementación EuRoC recomienda las siguientes referencias comerciales concretas como opción de partida:

Elemento	Componente recomendado	Parámetro crítico
Filtro paso bajos LoRa	LFCG-1000+ (encapsulado 0805)	Atenuación de armónicos de 45 dB; tamaño reducido que minimiza inductancias parásitas.
Filtro SAW GNSS	AFS14A34-1588.66	Supresión de interferencias fuera de banda.
LDO LoRa (SX1262)	MIC5216 (SOT-89)	Respuesta rápida ante ráfagas de transmisión ($I_{peak} \sim 120$ mA).
LDO GNSS (MAX-M10M)	LT3042	Ultra-bajo ruido ($0.8 \mu V_{RMS}$) y alto PSRR para proteger el LNA.

8.7 Reglas Generales de Layout RF (Consolidado)

Las siguientes reglas de ruteado, comunes a toda la cadena RF de la Placa 3, resultan obligatorias en el entorno de alta aceleración y vibración del cohete:

- Plano de referencia (L2):** plano de masa continuo (DGND/RF_GND), sin cortes ni trazas digitales cruzadas, directamente bajo la traza de RF y los componentes pasivos.
- Via stitching:** cosido de vías a masa (perforación 0.3 mm, pad 0.6 mm) con paso máximo de 2.0 mm, flanqueando las pistas de RF a ambos lados.
- Desacoplo:** condensadores de 100 nF + 10 pF en paralelo, instalados a menos de 2 mm de los pines VCC/VIO.



- **Componentes shunt:** conexión inmediata a masa mediante al menos 2 vías de 0.3 mm, para minimizar la inductancia parásita de retorno.
- **Exclusión de cobre (keepout):** retirar el polígono de masa de L1 directamente bajo el cuerpo del inductor serie LM, para evitar capacidades parásitas a masa que reduzcan su frecuencia de autorresonancia.
- **Componentes de RF:** condensadores exclusivamente en dieléctrico COG/NP0; inductores de alta Q, preferiblemente de película delgada; protección ESD con diodos de ultra-baja capacitancia (< 1 pF) en configuración bidireccional.

Fuentes: Diseño de Cadena RF para Telemetría LoRa 868 MHz (ET-RF-LORA-V1.0); Justificación y Diseño de Alimentación Independiente (ET-PWR-LORA-GNSS-V1.0); Especificación Técnica — Cadena RF y Red en Π (ET-RF-GNSS-LORA-V1.0); Guía Técnica de Implementación RF y Alimentación EuRoC.

9. Sistema de Aerofrenos: Dimensionado y Control de Apogeo

Estudio conceptual — no sustituye CFD, FEA ni ensayo de carga. Documento base: 27 de junio de 2026.

9.1 Resumen Ejecutivo

La reducción de apogeo de 3500 m a 3000 m no exige que el servo entregue la potencia que el aire disipa: son dos potencias distintas. Los aerofrenos pueden disipar decenas o más de cien kilovatios del movimiento del cohete, mientras el actuador solo aporta el trabajo necesario para desplazar las superficies contra rozamiento, desalineación e inercia.

Magnitud	Resultado nominal
Masa de costa nominal	24.3 kg
Velocidad vertical estimada a 1500 m	226.8 m/s
Energía potencial mínima que debe eliminarse	119 kJ
Energía calculada en los aerofrenos	165 kJ (ley constante); 171 kJ (ley exponencial)
Aumento respecto a $m \cdot g \cdot \Delta h$	38–44 %
$\Delta(Cd \cdot A)$ equivalente requerido	0.0102 m ²
Área expuesta total orientativa ($Cd = 1.2$)	0.0085 m ² = 85 cm ²
Área orientativa por superficie (4 unidades)	21 cm ²
Fuerza pico total nominal	279 N (constante); 520 N (exponencial)
Potencia aerodinámica pico	63 kW (constante); 118 kW (exponencial)
Tiempo desde 1500 m hasta apogeo objetivo	16.1–16.4 s

Dictamen preliminar: sí, 5 N·m es un valor razonable como par útil de salida para un único actuador que gobierne los cuatro aerofrenos, siempre que la estructura y las guías absorban las cargas aerodinámicas axiales. Con un piñón de 10 mm equivale a 500 N de fuerza ideal en la cremallera; debe verificarse que los 5



N·m estén disponibles a la velocidad real de despliegue, por lo que se recomienda un actuador con 10–15 N·m de par de bloqueo y curva par-velocidad conocida.

- La maniobra es físicamente plausible con cuatro placas de unos 20–25 cm² expuestas cada una, sujeto a CFD y pruebas.
- Un actuador de 5 N·m puede servir solo si entrega esos 5 N·m a la velocidad requerida y las guías descargan correctamente las fuerzas aerodinámicas.
- El parámetro crítico no es la capacidad de batería en Wh, sino la corriente de pico, el margen frente a atasco y la rigidez del guiado.
- La ley exponencial es útil como feedforward nominal, pero el vuelo debe cerrarse con estimación de apogeo o control de energía específica.

9.2 Alcance, Referencias de Escala e Hipótesis Nominales

El estudio completo de aerofrenos modela un cohete universitario que, sin frenos, alcanzaría 3500 m AGL y debe limitarse a 3000 m AGL, activando el control a 1500 m (masa de costa 24.3 kg, diámetro 152.4 mm, cuatro placas radiales, piñón de referencia de radio 10 mm). El detalle aerodinámico y de dinámica de vuelo se recoge en el estudio independiente «Dimensionado preliminar de aerofrenos para control de apogeo» (27 de junio de 2026); esta memoria retoma únicamente las magnitudes que condicionan el diseño eléctrico y electrónico del actuador.

9.3 Dos Balances de Potencia que no Deben Mezclarse

9.3.1 Potencia aerodinámica

La fuerza de resistencia se calcula con la ecuación estándar de arrastre [1]: $D = 0.5 \cdot \rho \cdot V^2 \cdot C_d \cdot A = q \cdot C_d \cdot A$. La potencia con la que el flujo extrae energía mecánica al vehículo es $P_{\text{aero}} = D \cdot V = 0.5 \cdot \rho \cdot V^3 \cdot C_d \cdot A$. Esta potencia puede ser de decenas o cientos de kilovatios porque procede de la energía cinética y potencial del cohete; no atraviesa el eje del servo.

9.3.2 Potencia del actuador

Para un piñón-cremallera ideal: $F_{\text{rack}} = \tau / r_p$; $\omega = v_{\text{rack}} / r_p$; $P_{\text{act}} = \tau \cdot \omega = F_{\text{rack}} \cdot v_{\text{rack}}$. El servo solo debe vencer la resistencia al movimiento radial (rozamiento en guías, precargas, sellos, desalineación, inercia y cualquier componente aerodinámica que la geometría transmita a la cremallera); las guías y la carcasa deben absorber la mayor parte de la fuerza axial de arrastre.

El balance de energía, el modelo dinámico de costa y la ley de control (constante o exponencial decreciente) son responsabilidad del subsistema de dinámica y control (GNC); se resuelven en el estudio de aerofrenos completo. A efectos de aviónica basta con el resultado: la energía disipada (164.7–171.0 kJ) y la fuerza aerodinámica de pico (279–520 N) son cargas aerodinámicas que absorben las guías y la estructura, no el actuador ni su electrónica de potencia.

9.8 Dimensionado del Servo y la Transmisión

Con radio primitivo $r_p = 10$ mm: $F_{\text{rack}} = 5/0.01 = 500$ N.

Velocidad cremallera	Velocidad piñón	Potencia mecánica a 5 N·m	Tiempo para 30 mm
10 mm/s	9.5 rpm	5.0 W	3.00 s
20 mm/s	19.1 rpm	10.0 W	1.50 s



Velocidad cremallera	Velocidad piñón	Potencia mecánica a 5 N·m	Tiempo para 30 mm
30 mm/s	28.6 rpm	15.0 W	1.00 s
50 mm/s	47.7 rpm	25.0 W	0.60 s

Un centímetro por segundo produce una carrera de 30 mm en 3 s; la costa disponible es de unos 16 s, por lo que puede funcionar para cambios lentos pero limita el ancho de banda. Para una regulación robusta se recomienda 30–50 mm/s (28.6–47.7 rpm con piñón de 10 mm), 0.6–1.0 s para carrera completa.

9.8.1 El Par de Catálogo no Basta

- Los 5 N·m deben existir a 30–50 rpm de salida, no solo a velocidad cero.
- El par operativo continuo no debería superar aproximadamente el 40–60 % del par de bloqueo sin validación térmica específica.
- Para 5 N·m útiles se recomienda 10–15 N·m de par de bloqueo como mínimo y una curva par-velocidad publicada o medida.
- La transmisión debe incluir topes estructurales; el engranaje del servo no debe actuar como tope final.
- Un reductor no reversible o un freno mecánico reduce la corriente de mantenimiento, pero puede impedir la retracción segura si falla la alimentación.

9.10 Potencia Eléctrica, Corriente y Energía de Batería

Para 15–25 W mecánicos y una eficiencia combinada de motor, electrónica y reducción del 40–60 %, la potencia eléctrica durante el movimiento es aproximadamente 25–63 W. Se recomienda dimensionar a 30–60 W nominales durante maniobra y 80–120 W de pico para arranque, inversión y atasco breve.

Tensión de actuación	Corriente para 30–60 W	Corriente para 80–120 W
Bus 7.4 V	4–8 A nominales	11–16 A de pico
Bus 12 V	2.5–5 A nominales	7–10 A de pico
Bus 24 V	1.3–2.5 A nominales	3.5–5 A de pico

La energía eléctrica total es pequeña: incluso 30 W medios durante 16 s equivalen a 480 J (0.13 Wh). La selección de batería la dominan la corriente de pico, la caída de tensión, el frío y la separación eléctrica respecto al computador de vuelo. Se recomienda un convertidor dedicado al actuador, condensadores locales, limitación de corriente y masa común controlada; un bloqueo no debe reiniciar la aviónica.

9.12 Plan de Verificación Antes de Vuelo

9.12.2 Campaña de Ensayos Mínima

12. Ensayo de bloqueo: verificar limitación de corriente, detección de atasco y que la aviónica no se reinicia.
13. Hardware-in-the-loop: simulador de vuelo que alimente sensores y reproduzca la carga/retardo del actuador.

9.12.3 Criterios de Seguridad de Software

- Prohibir despliegue antes de burnout confirmado y ascenso estable.



- Limitar despliegue por presión dinámica y Mach, no solo por altura.
- Saturar posición y velocidad de actuación.
- Retraer o congelar posición ante sobrecorriente, discrepancia de posición o estimación inválida.
- Mantener recuperación completamente independiente del controlador de aerofrenos.
- Registrar posición mandada, posición medida, corriente, tensión, q estimada y apogeo predicho.

9.13 Especificación Preliminar Recomendada

Elemento	Recomendación	Justificación
Fuerza disponible en cremallera	≥ 500 N	Equivale a 5 N·m con $r_p = 10$ mm.
Par operativo	5 N·m a 30–50 rpm	No confundir con par de bloqueo.
Par de bloqueo mínimo	10–15 N·m	Factor 2–3 sobre par útil.
Velocidad lineal	30–50 mm/s	Carrera de 30 mm en 0.6–1.0 s.
Potencia mecánica	15–25 W	A 5 N·m y $r_p = 10$ mm.
Potencia eléctrica	30–60 W; pico 80–120 W	Depende de eficiencia y atasco.
Sensor de posición	Absoluto o redundante	No confiar en comando de servo.
Protección eléctrica	Limitación de corriente y rail separado	Evita reinicio de aviónica.

9.13.1 Respuesta a la Pregunta de Potencia

Para el vehículo nominal, los aerofrenos deben disipar aproximadamente 165 kJ y pueden alcanzar 60–120 kW de potencia aerodinámica instantánea, según se reparta la frenada. Esa cifra no dimensiona el servo. Para un sistema de 5 N·m con piñón de 10 mm, el servo necesita 5 W mecánicos a 10 mm/s o 15–25 W mecánicos a la velocidad recomendada de 30–50 mm/s. La selección práctica es un actuador capaz de 5 N·m continuos al régimen requerido, 10–15 N·m de bloqueo, y una alimentación de 30–60 W con margen de pico hasta 80–120 W.

9.13.2 Dictamen Explícito sobre un Actuador de 5 N·m

Conclusión: 5 N·m útiles son razonables para el objetivo planteado y constituyen una especificación preliminar coherente, no una garantía de diseño. Para $r_p = 10$ mm proporcionan 500 N ideales sobre la cremallera, margen suficiente frente a una carga radial nominal del orden de unos pocos cientos de newtons si las guías soportan correctamente el momento aerodinámico de las cuatro placas.

- Aceptar 5 N·m solo como par disponible bajo carga y a la velocidad de salida requerida, no como par de bloqueo de catálogo.
- Seleccionar inicialmente 10–15 N·m de par de bloqueo, con al menos 5 N·m disponibles a 30–50 rpm si se busca una carrera de 30 mm en 0.6–1.0 s.
- Mantener como requisito una potencia mecánica aproximada de 15–25 W para despliegues rápidos, y dimensionar alimentación y electrónica para 80–120 W eléctricos de pico.
- Revalidar el valor mediante ensayo de fuerza de cremallera con las cuatro placas sometidas simultáneamente a la carga aerodinámica límite y a desalineaciones representativas.



10. Referencias Bibliográficas

Referencias citadas en el estudio de dimensionado de aerofrenos (sección 9):

Ref.	Fuente
[1]	NASA Glenn Research Center. Drag Equation. Actualizado el 1 de julio de 2025.
[2]	NASA/NOAA. U.S. Standard Atmosphere, 1976. NASA-TM-X-74335.
[3]	RocketPy 1.12.1 Documentation. Air Brakes.
[4]	Austrian Space Team. AVES II Technical Report. Secciones de arquitectura y aerofreno.
[5]	RocketPy. Camões — Rocket Experiment Division, vuelo EuRoC 2023.
[6]	Lew, T.; Lyck, F.; Müller, G. Chance-Constrained Optimal Altitude Control of a Rocket. EUCASS 2019.
[7]	European Rocketry Challenge. Competition Rules / System Requirements.

Adicionalmente, el conjunto de especificaciones de aviónica, redundancia, bus SPI y radiofrecuencia se apoya en el System Requirements Document (SRD) y las reglas de competición del European Rocketry Challenge (EuRoC):

- European Rocketry Challenge. Competition Rules / System Requirements Document (SRD). <https://euroc.pt/competition-rules/>