VHDL 및 Logisim-evolution 기반 디지털 논리회로 동작 검증 (VHDL_1)

김도원
2023081185

과제 1. 4입력 AND / OR 논리회로 설계 및 동작 검증 (logic_test)

1. VHDL 소스 코드

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;

--entity
entity logic_test is
    port (
        a, b, c, d : in std_logic;
        out1, out2 : out std_logic
    );
end entity logic_test;

--architecture
architecture bhv of logic_test is
begin
    out1 <= a and b and c and d;
    out2 <= a or b or c or d;
end architecture bhv;
```

2. Logisim 회로 구성




그림 1-1: logic_test 엔티티 블록의 Logisim-evolution 회로 구성

3. 시뮬레이션 결과




그림 1-2: 입력 a=1, b=0, c=0, d=0 인가 시 시뮬레이션 결과 (out1=0, out2=1)




그림 1-3: 입력 a=1, b=1, c=1, d=1 인가 시 시뮬레이션 결과 (out1=1, out2=1)

4. 결과 및 과제 설명

본 과제에서는 VHDL을 이용하여 4개의 입력 신호(`a, b, c, d`)에 대한 4입력 AND 연산(`out1 <= a and b and c and d;`)과 4입력 OR 연산(`out2 <= a or b or c or d;`)을 수행하는 조합논리회로를 설계하고, Logisim-evolution과 Questa 시뮬레이터를 연동하여 실제 회로 동작을 검증했습니다. 시뮬레이터 테스트 결과, 입력 핀 중 하나라도 1을 인가했을 때(예: `a=1, b=0, c=0, d=0`) OR 출력 핀 `out2`에서 1이 출력되고 AND 출력 핀 `out1`에서는 0이 출력되었으며, 모든 입력 핀(`a, b, c, d`)에 1을 인가했을 때 비로소 `out1`과 `out2` 모두에서 1이 출력되는 것을 확인했습니다. 이는 4입력 AND 게이트 및 OR 게이트의 논리 동작과 정확히 일치하므로, 설계한 코드가 정상적으로 작동함을 알 수 있습니다.

과제 2. 8-to-1 멀티플렉서 설계 및 동작 검증 (mux8_1)

1. VHDL 소스 코드

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;

--entity
entity mux8_1 is
    port (
        a, b, c, d, e, f, g, h : in std_logic;
        ch : in std_logic_vector(2 downto 0);
        data : out std_logic
    );
end entity mux8_1;

--architecture
architecture bhv of mux8_1 is
begin
    process(a, b, c, d, e, f, g, h, ch)
    begin
        case ch is
            when "000" => data <= a;
            when "001" => data <= b;
            when "010" => data <= c;
            when "011" => data <= d;
            when "100" => data <= e;
            when "101" => data <= f;
            when "110" => data <= g;
            when "111" => data <= h;
            when others => data <= '0';
        end case;
```

```
    end process;
end architecture bhv;
```

2. Logisim 회로 구성




그림 2-1: mux8_1 엔티티 블록의 Logisim-evolution 회로 구성

3. 시뮬레이션 결과




그림 2-2: 선택 신호 ch="010" 및 입력 c=1 인가 시 시뮬레이션 결과 (data=1)

4. 결과 및 과제 설명

본 과제에서는 VHDL의 process문과 case문을 이용하여 8개의 데이터 입력(a~h) 중 3비트 선택 신호 ch(2 downto 0)가 지정하는 채널 하나를 출력 핀 data로 전달하는 8-to-1 멀티플렉서를 설계하고, Logisim-evolution과 Questa 시뮬레이터를 연동하여 실제 회로 동작을 검증했습니다. 시뮬레이터 테스트 결과, 선택 신호 ch에 "000"부터 "111"까지의 이진값을 인가했을 때 각각 대응하는 입력 핀 a부터 h의 논리값이 출력 핀 data로 손실 없이 전달(예: ch="010"일 때 c=1의 값이 data=1로 출력)되는 것을 확인했습니다. 이는 8-to-1 멀티플렉서의 채널 선택 논리 동작과 정확히 일치하므로, 설계한 코드가 정상적으로 작동함을 알 수 있습니다.

과제 3. 7-세그먼트 문자(a, b, c, d, f, g) 표시기 동작 검증 (led_letters)

1. VHDL 소스 코드

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;

--entity
entity led_letters is
    port (
        en : in std_logic;
        dat : in std_logic_vector(3 downto 0);
        display : out std_logic_vector(7 downto 0)
    );
end entity led_letters;

--architecture
```

```
architecture bhv of led_letters is
begin
    process(en, dat)
    begin
        if en = '0' then
            display <= "ZZZZZZZZ";
        else
            case dat is
                when "0000" => display <= "11101110"; -- 'A' / 'a'
                when "0001" => display <= "00111110"; -- 'b'
                when "0010" => display <= "10011100"; -- 'C' / 'c'
                when "0011" => display <= "01111010"; -- 'd'
                when "0100" => display <= "10001110"; -- 'F' / 'f'
                when "0101" => display <= "11110110"; -- 'g'
                when "1010" => display <= "11101110"; -- 'A'
                when "1011" => display <= "00111110"; -- 'b'
                when "1100" => display <= "10011100"; -- 'C'
                when "1101" => display <= "01111010"; -- 'd'
                when "1111" => display <= "10001110"; -- 'F'
                when "0110" => display <= "11110110"; -- 'g'
                when others => display <= "00000000";
            end case;
        end if;
    end process;
end architecture bhv;
```

2. Logisim 회로 구성




그림 3-1: led_letters 엔티티와 7-세그먼트 디스플레이의 Logisim-evolution 회로 구성

3. 시뮬레이션 결과




그림 3-2: en='1', dat="0000" 인가 시 시뮬레이션 결과 (display="11101110", 문자 'A' 점등)




그림 3-3: en='1', dat="0011" 인가 시 시뮬레이션 결과 (display="01111010", 문자 'd' 점등)

4. 결과 및 과제 설명

본 과제에서는 VHDL을 이용하여 활성화 신호 en이 '1'일 때 입력 데이터 dat(3 downto 0)의 값에 따라 7-세그먼트 디지털 튜브(Active-High, 비트 순서 a, b, c, d, e, f, g, dp)에 알파벳 문자 a, b, c, d, f, g를 출력하는 디코더 회로를 설계하고, Logisim-evolution과 Questa 시뮬레이터를 연동하여 실제 회로 동작을 검증했습니다. 시뮬레이터 테스트 결과, en='0'일 때는 하이 임피던스("ZZZZZZZZ")가 출력되어 디스플레이가 꺼지고, en='1' 상태에서 dat에 "0000"~"0101"을 인가했을 때 각각 a(11101110), b(00111110), c(10011100), d(01111010), f(10001110), g(11110110) 세그먼트 패턴이 정확히 점등되는 것을 확인했습니다. 이는 7-세그먼트 문자 디코더의 설계 사양과 정확히 일치하므로, 설계한 코드가 정상적으로 작동함을 알 수 있습니다.

과제 4. 25인 다수결 투표기 설계 및 동작 검증 (vote25)

1. VHDL 소스 코드

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;

--entity
entity vote25 is
    port (
        vt : in std_logic_vector(25 downto 1);
        result : out std_logic
    );
end entity vote25;

--architecture
architecture bhv of vote25 is
begin
    process(vt)
        variable sum : integer range 0 to 25;
    begin
        sum := 0;
        for i in 1 to 25 loop
            if (vt(i) = '1') then
                sum := sum + 1;
            end if;
        end loop;
        if sum >= 13 then
            result <= '1';
        else
            result <= '0';
        end if;
```

```
    end process;
end architecture bhv;
```

2. Logisim 회로 구성




그림 4-1: vote25 엔티티 블록의 Logisim-evolution 회로 구성

3. 시뮬레이션 결과




그림 4-2: 찬성('1')이 12표(과반수 미달)일 때 시뮬레이션 결과 (result=0)




그림 4-3: 찬성('1')이 13표 이상(과반수 찬성)일 때 시뮬레이션 결과 (result=1)

4. 결과 및 과제 설명

본 과제에서는 VHDL의 `for` 반복문을 이용하여 25비트 입력 벡터 `vt(25 downto 1)` 중 찬성표를 의미하는 `'1'`의 개수를 변수 `sum`에 합산하고, 과반수인 13표 이상(`sum >= 13`)일 때 출력 `result`에 `'1'`을 출력하는 25인 다수결 투표기를 설계하고, Logisim-evolution과 Questa 시뮬레이터를 연동하여 실제 회로 동작을 검증했습니다. 시뮬레이터 테스트 결과, 입력 벡터 `vt`에서 `'1'`의 개수가 12개 이하일 때는 출력 핀 `result`에서 `0`이 출력되고, `'1'`의 개수가 13개 이상일 때는 출력 핀 `result`에서 `1`이 출력되는 것을 확인했습니다. 이는 25인 과반수 다수결 투표기의 논리 동작과 정확히 일치하므로, 설계한 코드가 정상적으로 작동함을 알 수 있습니다.

과제 5. 13비트 '1' 개수 카운터 및 7-세그먼트 표시기 동작 검증 (vote13_led)

1. VHDL 소스 코드

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;

--entity
entity vote13_led is
    port (
        en : in std_logic;
```

```
        vt : in std_logic_vector(13 downto 1);
        display : out std_logic_vector(7 downto 0)
    );
end entity vote13_led;

--architecture
architecture bhv of vote13_led is
begin
    process(en, vt)
        variable sum : integer range 0 to 15;
    begin
        sum := 0;
        for i in 1 to 13 loop
            if (vt(i) = '1') then
                sum := sum + 1;
            end if;
        end loop;

        if en = '0' then
            display <= "00000000";
        else
            case sum is
                when 0  => display <= "11111100"; -- 0
                when 1  => display <= "01100000"; -- 1
                when 2  => display <= "11011010"; -- 2
                when 3  => display <= "11110010"; -- 3
                when 4  => display <= "01100110"; -- 4
                when 5  => display <= "10110110"; -- 5
                when 6  => display <= "10111110"; -- 6
                when 7  => display <= "11100000"; -- 7
                when 8  => display <= "11111110"; -- 8
                when 9  => display <= "11110110"; -- 9
                when 10 => display <= "11101110"; -- A
                when 11 => display <= "00111110"; -- B (b)
                when 12 => display <= "10011100"; -- C
                when 13 => display <= "01111010"; -- D (d)
                when 14 => display <= "10011110"; -- E
                when 15 => display <= "10001110"; -- F
                when others => display <= "00000000";
            end case;
        end if;
    end process;
end architecture bhv;
```

2. Logisim 회로 구성




그림 5-1: vote13_led 엔티티와 7-세그먼트 디스플레이의 Logisim-evolution 회로 구성

3. 시뮬레이션 결과




그림 5-2: en='0' 인가 시 시뮬레이션 결과 (display="00000000", 디스플레이 소등)




그림 5-3: en='1', vt 내 '1'의 개수가 5개일 때 시뮬레이션 결과 (display="10110110", 숫자 '5' 표시)




그림 5-4: en='1', vt 내 '1'의 개수가 12개일 때 시뮬레이션 결과 (display="10011100", 문자 'C' 표시)

4. 결과 및 과제 설명

본 과제에서는 VHDL을 이용하여 13비트 입력 신호 `vt(13 downto 1)`에 포함된 `'1'`의 개수를 카운트한 뒤, 이를 7-세그먼트 디스플레이에 16진수 형태(0~9는 숫자 `0`~`9`, 10~15는 문자 `A`~`F`)로 출력하는 회로를 설계하고, Logisim-evolution과 Questa 시뮬레이터를 연동하여 실제 회로 동작을 검증했습니다. 시뮬레이터 테스트 결과, 활성화 신호 `en`에 `'0'`을 인가했을 때는 입력 `vt` 값과 무관하게 출력 핀 `display`에 `"00000000"`이 출력되어 디스플레이가 완전히 꺼지는 것을 확인했습니다. 반면 `en`에 `'1'`을 인가했을 때는 `vt` 내 `'1'`의 개수가 0~9개일 때 해당 숫자(예: 5개일 때 `"10110110"`으로 숫자 5)가 표시되고, 10~13개일 때 대응하는 알파벳(예: 12개일 때 `"10011100"`으로 문자 C)이 정확히 표시되는 것을 확인했습니다. 이는 문제에서 요구한 활성화 제어 및 13비트 `'1'` 개수 카운팅·디스플레이 동작과 정확히 일치하므로, 설계한 코드가 정상적으로 작동함을 알 수 있습니다.