VHDL 및 Logisim-evolution 기반 Latch 및 Flip-Flop 동작 검증

Gate-Level 논리 게이트 구현 및 VHDL-Based 설계 비교 검증 보고서

성명: 김도원
학번: 2023081185

과제 1. RS Latch (NOR Gate 및 VHDL 기반 동작 검증)

1. VHDL 소스 코드 (rs_latch.vhd)


```
library ieee;
use ieee.std_logic_1164.all;

entity rs_latch is
    port (
        r      : in  std_logic;
        s      : in  std_logic;
        q      : out std_logic;
        q_bar  : out std_logic
    );
end entity rs_latch;

architecture behavioral of rs_latch is
    signal q_int     : std_logic := '0';
    signal q_bar_int : std_logic := '1';
begin
    q_int     <= r nor q_bar_int;
    q_bar_int <= s nor q_int;


    q     <= q_int;
    q_bar <= q_bar_int;
end architecture behavioral;
```

2. Logisim 회로 구성 (rs_latch.circ)



[그림 1-1] NOR 게이트 교차 결합(Gate-Level)으로 구성한 RS Latch와 VHDL 컴포넌트(rs_latch) 회로도

3. 시뮬레이션 결과



[그림 1-2] RS Latch의 4가지 입력 조건(Set, Hold, Reset, Forbidden) 시뮬레이션 검증 결과

동작 모드	R	S	Q	Q_bar	논리 동작 설명
Hold	0	0	Q_{prev}	Q_bar_{prev}	이전 출력 상태(Set 또는 Reset 결과)를 그대로 유지함
Set	0	1	1	0	출력 Q를 1로 설정하고 보수 출력 Q_bar를 0으로 설정함
Reset	1	0	0	1	출력 Q를 0으로 초기화하고 보수 출력 Q_bar를 1로 설정함
Forbidden	1	1	0 (무효)	0 (무효)	두 NOR 출력이 모두 0이 되어 상보 관계가 깨지는 금지 입력 상태

4. 결과 및 과제 설명

본 과제에서는 두 개의 NOR 게이트를 교차 피드백(Cross-Coupled) 형태로 연결한 Gate-Level RS Latch 회로와 `nor` 논리 연산자를 사용한 VHDL 코드를 설계하여 Logisim-evolution과 시뮬레이터에서 동작을 검증했습니다. 시뮬레이션 테스트 결과, 입력 R=0, S=1 인가 시 Q=1, Q_bar=0으로 **Set** 동작이 수행되었고, 이후 R=0, S=0으로 변경했을 때 기존 출력값(Q=1, Q_bar=0)이 그대로 유지되는 **Hold** 특성을 확인했습니다. 이어 R=1, S=0 인가 시 Q=0, Q_bar=1로 **Reset** 동작이 수행되었으며, R=1, S=1(**Forbidden** 조건) 인가 시에는 두 출력 모두 0이 되어 상보 출력 조건이 위배되고 동시에 0으로 천이할 때 경쟁 상태(Race Condition)가 발생할 수 있음을 확인했습니다.

과제 2. D Latch (Enable 제어 NAND Gate 및 VHDL 기반 동작 검증)

1. VHDL 소스 코드 (d_latch.vhd)


```
library ieee;
use ieee.std_logic_1164.all;

entity d_latch is
    port (
        d     : in  std_logic;
        en    : in  std_logic;
        q     : out std_logic;
        q_bar : out std_logic
    );
end entity d_latch;

architecture behavioral of d_latch is
    signal q_int : std_logic := '0';
begin
    process (d, en)
    begin
        if en = '1' then
            q_int <= d;
        end if;
    end process;


    q     <= q_int;
    q_bar <= not q_int;
end architecture behavioral;
```

2. Logisim 회로 구성 (d_latch.circ)



[그림 2-1] 4개의 NAND 게이트와 인버터로 구성한 Gate-Level D Latch 및 VHDL 컴포넌트(d_latch) 회로도

3. 시뮬레이션 결과



[그림 2-2] Enable 신호(en)에 따른 D Latch의 Transparent(투과) 및 Hold(유지) 동작 시뮬레이션 결과

동작 모드	en	D	Q	Q_bar	논리 동작 설명
Transparent (1)	1	1	1	0	en = '1' 활성 상태에서 출력 Q가 입력 D = '1'을 즉시 추종함
Hold (유지)	0	0 또는 1	Q_{prev}	Q_bar_{prev}	en = '0' 비활성 상태에서 입력 D 변화와 무관하게 이전 상태 유지
Transparent (0)	1	0	0	1	en = '1' 활성 상태에서 출력 Q가 입력 D = '0'을 즉시 추종함

4. 결과 및 과제 설명

본 과제에서는 RS Latch의 금지 입력(R=1, S=1) 문제를 해결하기 위해 입력 D를 인버터로 반전시켜 상보적으로 인가하고 Enable 신호(en)로 입력 전달 여부를 제어하는 NAND 게이트 기반 D Latch와 VHDL 코드를 설계하여 검증했습니다. 시뮬레이션 결과, en = '1'일 때는 입력 단의 두 NAND 게이트가 활성화되어 D = '1'이면 Q = '1', D = '0'이면 Q = '0'으로 출력 Q가 입력 D를 그대로 따라가는 투과(Transparent) 동작을 확인했습니다. 반면 en = '0'일 때는 앞단 NAND 게이트 출력이 모두 '1'로 고정되어 입력 D가 바뀌더라도 후단 교차 결합 NAND 래치가 직전 출력 상태를 안정적으로 유지(Hold)함을 확인했습니다.

과제 3. D Flip-Flop (Master-Slave 구조 및 rising_edge 기반 동작 검증)

1. VHDL 소스 코드 (d_ff.vhd)


```
library ieee;
use ieee.std_logic_1164.all;

entity d_ff is
    port (
        d     : in  std_logic;
        clk   : in  std_logic;
        q     : out std_logic;
        q_bar : out std_logic
    );
end entity d_ff;

architecture behavioral of d_ff is
    signal q_int : std_logic := '0';
begin
    process (clk)
    begin
        if rising_edge(clk) then
            q_int <= d;
        end if;
    end process;


    q     <= q_int;
    q_bar <= not q_int;
end architecture behavioral;
```

2. Logisim 회로 구성 (d_ff.circ)



[그림 3-1] 2개의 게이트 레벨 D Latch(Master-Slave)와 클록 인버터로 구성한 상승 에지 D Flip-Flop 및 VHDL 회로도

3. 시뮬레이션 결과



[그림 3-2] 클록 상승 에지(rising_edge)에서의 출력 Q 갱신 및 비에지 구간 데이터 유지 시뮬레이션 결과

클록 조건 (clk)	D	Master (Qm)	출력 Q	Q_bar	논리 동작 설명
clk = 0 (Low 구간)	1	1 (샘플링)	Q_{prev} (0)	1	Master 래치만 열려 D를 받아들이고 Slave는 차단되어 Q 유지
clk ↑ (상승 에지)	1	1 (고정)	1 (갱신)	0	Master가 닫히고 Slave가 열리며 캡처된 값이 출력 Q에 전달됨
clk = 1 (High 구간)	0 → 1	불변	Q_{prev} (1)	0	Master가 닫혀 있어 clk=1 동안 D가 변해도 Q는 변하지 않음
clk ↑ (상승 에지)	0	0 (고정)	0 (갱신)	1	다음 상승 에지에서 D = '0' 값이 출력 Q로 동기 갱신됨

4. 결과 및 과제 설명

본 과제에서는 두 개의 게이트 레벨 D Latch와 인버터를 직렬 연결한 Master-Slave 구조의 상승 에지 트리거 D Flip-Flop 회로와 VHDL의 `rising_edge(clk)` 함수를 이용한 코드를 구현하여 검증했습니다. Master Latch의 Enable에는 반전된 클록(`not clk`)을 인가하고 Slave Latch의 Enable에는 원래 클록(`clk`)을 인가함으로써, `clk = '0'` 구간에서는 Master가 입력 D를 샘플링하되 Slave는 이전 출력을 유지하고, `clk`가 0에서 1로 천이하는 **상승 에지(Rising Edge)** 순간에 Master가 홀드 상태로 전환됨과 동시에 Slave가 열려 캡처된 데이터가 출력 Q로 전달됩니다. 이를 통해 클록의 High 또는 Low 레벨 구간 도중에 D 입력이 바뀌더라도 출력 Q는 오직 상승 에지에서만 갱신됨을 확인했습니다.

과제 4. JK Flip-Flop (NAND 피드백 회로 및 4대 동작 모드 검증)

1. VHDL 소스 코드 (jk_ff.vhd)


```
library ieee;
use ieee.std_logic_1164.all;

entity jk_ff is
    port (
        j     : in  std_logic;
        k     : in  std_logic;
        clk   : in  std_logic;
        q     : out std_logic;
        q_bar : out std_logic
    );
end entity jk_ff;

architecture behavioral of jk_ff is
    signal q_int : std_logic := '0';
begin
    process (clk)
    begin
        if rising_edge(clk) then
            if (j = '0' and k = '0') then
                q_int <= q_int;          -- Hold
            elsif (j = '0' and k = '1') then
                q_int <= '0';            -- Reset
            elsif (j = '1' and k = '0') then
                q_int <= '1';            -- Set
            elsif (j = '1' and k = '1') then
                q_int <= not q_int;      -- Toggle
            end if;
        end if;
    end process;


    q     <= q_int;
    q_bar <= not q_int;
end architecture behavioral;
```

2. Logisim 회로 구성 (jk_ff.circ)



[그림 4-1] 3입력 NAND 게이트와 출력 교차 피드백(Feedback)으로 구성한 JK Flip-Flop 및 VHDL 컴포넌트(jk_ff) 회로도

3. 시뮬레이션 결과



[그림 4-2] JK Flip-Flop의 4가지 동작 모드(Set, Hold, Reset, Toggle) 시뮬레이션 검증 결과

동작 모드	J	K	clk	Q_{next}	Q_bar_{next}	논리 동작 설명
Hold	0	0	↑ (Rising)	Q_{prev}	Q_bar_{prev}	상승 에지에서 이전 출력 상태를 그대로 유지함
Reset	0	1	↑ (Rising)	0	1	상승 에지에서 출력 Q를 '0'으로 초기화함
Set	1	0	↑ (Rising)	1	0	상승 에지에서 출력 Q를 '1'로 세트함
Toggle	1	1	↑ (Rising)	not Q_{prev}	not Q_bar_{prev}	피드백 경로에 의해 상승 에지마다 출력이 반전됨

4. 결과 및 과제 설명

본 과제에서는 NAND 게이트와 출력 피드백 연결(Q를 K측 입력 NAND로, Q_bar를 J측 입력 NAND로 귀환)을 이용해 구성한 JK Flip-Flop과 VHDL 모델을 구현하고 검증했습니다. RS 구조에서 발생하던 J=1, K=1 금지 상태를 피드백 루프로 해결하여, 클록 상승 에지 시 **Hold(J=0, K=0)**에서는 이전 출력 유지, **Reset(J=0, K=1)**에서는 Q=0 출력, **Set(J=1, K=0)**에서는 Q=1 출력, 그리고 **Toggle(J=1, K=1)**에서는 현재 출력 Q의 보수(not Q)로 반전되는 4가지 동작 모드가 Gate-Level 회로와 VHDL 구현 모두에서 동일하게 작동함을 확인했습니다.

과제 5. 비동기 Set 및 Clear를 갖는 D Flip-Flop (Clear 우선순위 검증)

1. VHDL 소스 코드 (d_ff_async.vhd)


```
library ieee;
use ieee.std_logic_1164.all;

entity d_ff_async is
    port (
        d     : in  std_logic;
        clk   : in  std_logic;
        set   : in  std_logic;
        clr   : in  std_logic;
        q     : out std_logic;
        q_bar : out std_logic
    );
end entity d_ff_async;

architecture behavioral of d_ff_async is
    signal q_int : std_logic := '0';
begin
    process (clk, set, clr)
    begin
        if clr = '1' then
            q_int <= '0';                -- Clear has highest priority
        elsif set = '1' then
            q_int <= '1';                -- Asynchronous Set
        elsif rising_edge(clk) then
            q_int <= d;                  -- Normal positive-edge D Flip-Flop
        end if;
    end process;


    q     <= q_int;
    q_bar <= not q_int;
end architecture behavioral;
```

2. Logisim 회로 구성 (d_ff_async.circ)



[그림 5-1] 비동기 Clear 최우선 논리를 반영한 Gate-Level D Flip-Flop 및 VHDL 컴포넌트(d_ff_async) 회로도

3. 시뮬레이션 결과



[그림 5-2] 비동기 Clear, 비동기 Set, 동시 인가 시 Clear 우선순위(clr > set) 및 정상 동기 동작 시뮬레이션 결과

동작 조건	clr	set	clk	D	Q	논리 동작 설명
Async Clear	1	0	무관 (X)	X	0	클록과 무관하게 즉시 출력 Q = '0'으로 초기화됨
Async Set	0	1	무관 (X)	X	1	clr = '0'일 때 클록과 무관하게 즉시 Q = '1'로 설정됨
Clear Priority	1	1	무관 (X)	X	0	clr와 set이 동시에 '1'이면 Clear 우선순위에 의해 Q = '0'
Normal D-FF	0	0	↑ (Rising)	d	d	비동기 제어 비활성 시 상승 에지에서 입력 D를 Q에 저장함

4. 결과 및 과제 설명

본 과제에서는 클록과 무관하게 동작하는 비동기 제어 신호 `set`과 `clr`를 포함한 상승 에지 트리거 D Flip-Flop을 설계하고, `clr`가 `set`보다 높은 우선순위를 갖도록 게이트 레벨 마스킹 회로와 VHDL 조건문(`if clr = '1' then ... elsif set = '1' then ... elsif rising_edge(clk)`)을 구현했습니다. 시뮬레이션 검증 결과, 클록 에지가 없는 상태에서도 `clr = '1'` 인가 시 즉시 `Q = '0'`이 출력되었고, `clr = '0', set = '1'` 인가 시 즉시 `Q = '1'`이 출력되었습니다. 특히 `clr = '1'`과 `set = '1'`을 동시에 인가했을 때 Clear의 높은 우선순위에 의해 출력 `Q = '0', Q_bar = '1'`로 안정적으로 동작하며, 두 비동기 신호가 모두 `'0'`일 때는 클록의 상승 에지에서만 입력 D를 출력 Q로 전달하는 일반 D Flip-Flop으로 정상 작동함을 확인했습니다.