
Pipelining et prédiction de branchement


SEOC3A - CEAMC


Arthur Perais (arthur.perais@univ-grenoble-alpes.fr)



Latence: 5 CPI


Débit : 1 IPC






Instruction Fetch (IF)

- 1. Récupérer l'instruction machine depuis la mémoire
- 2. Calculer l'adresse de la prochaine instruction à récupérer




Instruction Decode (ID)

- 1. Décoder l'instruction pour former le vecteur de contrôle du reste de la machine
- 2. Gérer les branchements inconditionnels directs
- 3. Lecture des opérandes sources




Execute (EXE)

- 1. Calcul du résultat de l'instruction (ALU) + Gestion branchements conditionnels
- 2. Si opération mémoire, calcul de l'adresse



Accès mémoire (MEM)

1. Accès à la mémoire (stockage/chargement)



Writeback (WB)

1. Ecriture du résultat dans le fichier de registres

- Ce pipeline est une implémentation matérielle possible
 - Invisible du logiciel -> microarchitecture
 - · Pas la seule implémentation possible

• Quelles sont les limites à la performance?

- Ce pipeline est une implémentation matérielle possible
 - Invisible du logiciel -> microarchitecture
 - · Pas la seule implémentation possible
- Quelles sont les limites à la performance?
 - · Une instruction par cycle au maximum

- Ce pipeline est une implémentation matérielle possible
 - Invisible du logiciel -> microarchitecture
 - · Pas la seule implémentation possible
- Quelles sont les limites à la performance?
 - · Une instruction par cycle au maximum
 - · Dépendances entre instructions
 - Une instruction s'exécute lorsque toutes ses dépendances sont satisfaites

Dépendances architecturales

- Initialement, une seule condition est nécessaire pour une exécution correcte : Si Iy apparaît après Ix dans la trace d'exécution dynamique du programme, alors Iy a été exécutée après Ix
- Couvre notamment les dépendances producteur-consommateur (données)
 - Si Iy utilise le résultat produit par Ix, exécuter Iy après Ix garanti que le résultat de Ix a été produit
- Couvre aussi les dépendances liées aux branchements conditionnels (contrôle)
 - Si Ix est un branchement conditionnel, il faut exécuter Ix pour savoir si la prochaine instruction sera Iy (non pris) ou Iz (pris). Ix s'éxécutant avant la prochaine instruction, on sait quelle sera la prochaine instruction
- Condition spécifiée par tous les jeux d'instructions généralistes modernes (à delta près)

Dépendances architecturales

- Initialement, une seule condition est nécessaire pour une exécution correcte : Si Iy apparaît après Ix dans la trace d'exécution dynamique du programme, alors Iy a été exécutée après Ix
- Une implémentation (microarchitecture) qui exécute une instruction par cycle respecte cette contrainte, par construction

- A mesure que l'on va complexifier la microarchitecture, on va faire apparaître des dépendances architecturales plus spécifiques sur les données et le contrôle
 - · La microarchitecture devra explicitement respecter ces dépendances

• Par exemple, dépendances entre producteur et consommateur

```
{
    a = b + c;
    d = a + b;
}

I0: add x5, x2, x3
I1: add x4, x5, x2
```

Dépendances?

• Dépendances entre producteur et consommateur

{

$$a = b + c;$$
 $d = a + b;$
}

I0: add $x5, x2, x3$
I1: add $x4, x5, x2$


Dépendance de donnée *architecturale* : I1 consomme le résultat produit par I0, donc I1 est exécutée **après** I0

Déjà contenue dans la dépendance d'ordre qui dicte que I1 est exécutée après I0 **même en l'absence** d'une dépendance de donnée

- Le pipeline exécute les instructions dans l'ordre
 - Est-ce suffisant pour respecter les dépendances de données producteur-consommateur ?




- Le pipeline exécute les instructions dans l'ordre
 - Est-ce suffisant pour respecter les dépendances de données producteur-consommateur ?



• Exercice: Quelle valeur pour x4 (x2 vaut 10, x3 vaut 15, x5 vaut initialement 42)

Rappel du Pipeline



IF ID EXE MEM WB


- Le pipeline exécute les instructions dans l'ordre
 - Est-ce suffisant pour respecter les dépendances de données producteur-consommateur ?



• Malgré l'exécution dans l'ordre, l'organisation en pipeline révèle la dépendance producteur-consommateur


I1 doit lire x5 dans ID après que I0 ait écrit x5 dans WB

- · Le pipeline exécute les instructions dans l'ordre
 - Est-ce suffisant pour respecter les dépendances de données producteur-consommateur ?




- · Non! On bloque le pipeline pour respecter la dépendance
 - On découvrira d'autres dépendances à mesure des améliorations du pipeline

- Le pipeline exécute les instructions dans l'ordre
 - Est-ce suffisant pour respecter les dépendances de données producteur-consommateur ?



• Au pire, toutes les instructions dos à dos sont dépendantes : 0,25 IPC max vs. 1 IPC théorique

- Notion de boucle microarchitecturale
 - Plus la boucle est longue, plus on doit trouver des instructions indépendantes pour occuper le pipeline entre les deux instructions dépendantes
 - Pas toujours faisable



- Si la microarchitecture, de par sa conception, met en lumière une dépendance, elle doit s'assurer que la dépendance est respectée
 - De manière efficace, si possible
- · Beaucoup de microarchitectures différentes possibles
 - · Objectif n'est pas de toutes les connaître par cœur
 - Pour une uarch donnée, savoir identifier quels *chemins* matériels font apparaître des dépendances architecturales à respecter


- Implémentation sans pipeline? 1 cycle pour traiter une instruction
 - Dépendance prod-cons couverte par l'exécution dans l'ordre : prod cycle 1, cons cycle 2
 - · Oui mais...Performance théorique limitée :
 - Sans pipeline : 1 IPC @ freq
 - · Avec pipeline : 0,25 IPC @ 5 * freq
- Mieux vaut essayer de limiter l'impact des ces « nouvelles » dépendances dans l'implémentation pipelinée

Dépendances de données – µarch.

- Si la microarchitecture, de par sa conception, met en lumière une dépendance, elle doit s'assurer que la dépendance est respectée
 - De manière efficace, si possible
- Réseau de bypass pour permettre à deux instructions de s'exécuter dos à dos


μarch sans bypass	μarch avec bypass
consommateur doit lire <i>reg</i> dans ID après que producteur ait écrit <i>reg</i> dans WB = 3 bulles entre producteur et consommateur	Un mécanisme stocke <i>reg</i> pendant trois cycles dès qu'il est produit par consommateur dans EXE. Consommateur peut lire <i>reg</i> depuis ce mécanisme à son entrée dans EXE. = 0 bulle entre producteur et consommateur

• On a trois bulles à cacher (distance entre ID et WB)



ID EXE MEM WB


• Cas 1 : Producteur/consommateur dos à dos




 I1 add x1, x2, x3
 I0 add x2, x4, x5
 nop
 nop

 ID
 EXE
 MEM
 WB


• Cas 1 : Producteur/consommateur dos à dos




· Cas 2 : Producteur/consommateur avec un cycle d'écart




· Cas 2 : Producteur/consommateur avec un cycle d'écart



· Cas 3 : Producteur/consommateur avec deux cycles d'écart




· Cas 3 : Producteur/consommateur avec deux cycles d'écart




· A-t-on géré tous les cas?


- · A-t-on géré tous les cas?
- · Chargement mémoire!
 - Autre instance de la dépendance producteur-consommateur liée à la structure du pipeline
 - I1 peut s'exécuter au minimum **deux cycles** après I0 si I0 est un chargement mémoire et il existe une dépendance de données entre I1 et I0




• On retrouve la notion de boucle microarchitecturale




· Cas 4 : Chargement mémoire et consommateur dos à dos




· Cas 4 : Chargement mémoire et consommateur dos à dos




· Cas 5&6 : Quelle provenance pour les opérandes de I2 et I3 ?



• Cas 5&6 (ld + consommateur avec un ou deux cycles d'écart) : couverts par les chemins existant




• Cas 5&6 (ld + consommateur avec un ou deux cycles d'écart) : couverts par les chemins existant




• Trois bulles à cacher via le bypass, mais seulement deux étages lisent le bypass : ID et EXE


• MEM n'aurait pas besoin de lire le bypass ? Quelles sources pour MEM :




· Cas 7: Load (producteur) puis store consommateur pour donnée, dos à dos




• Cas 7: Load (producteur) puis store consommateur pour donnée, dos à dos




 Cas 7: Load (producteur) puis store consommateur pour donnée, dos à dos



 Cas 7: Load (producteur) puis store consommateur pour donnée, dos à dos



· Cas 7 : Load (producteur) puis store consommateur pour **donnée**, dos à dos




• Nouveau chemin WB vers MEM uniquement pour gagner un cycle sur certaines suites d'instructions

• Utile?

memcpy:memcpy:ld x2, 0(x1)ld x2, 0(x1)sd x2, 0(x3)addi x1, 8addi x1, 8sd x2, 0(x3)addi x3, 8addi x3, 8

Exercice: Combien de cycles avec et sans le nouveau chemin de bypass?


- Nouveau chemin WB vers MEM uniquement pour gagner un cycle sur certaines suites d'instructions
- Ne fonctionne que si le store consomme le résultat du load comme registre de **donnée**
- Si consomme comme registre d'adresse, calcul d'adresse requis (fait par EXE, donc bulle d'après la boucle EXE-MEM ?)




- Une idée d'optimisation microarchitecturale tirant partie de l'architecture ?
 - Par exemple dans RISC-V qui ne propose que reg + imm pour le calcul d'adresse...

- Une idée d'optimisation microarchitecturale tirant partie de l'architecture ?
 - Par exemple dans RISC-V qui ne propose que reg + imm pour le calcul d'adresse...


- Si imm vaut 0, pas besoin d'addition pour calculer l'adresse, on peut utiliser le registre source directement
 - · Déréférencement de pointeur sans bulle




· Cas 8 : Load (producteur) puis load/store consommateur pour adresse avec immédiat 0, dos à dos



· Cas 8 : Load (producteur) puis load/store consommateur pour adresse avec immédiat 0, dos à dos



 Cas 8: Load (producteur) puis load/store consommateur pour adresse avec immédiat 0, dos à dos



• Impact du respect des dépendances de données réduit en ajoutant des chemins de bypass


Sans bypass: 3 bulles entre prod et cons

Avec bypass 1^{ère} version : 1 bulle entre prod et cons si prod est un load

Avec bypass $2^{\text{\`eme}}$ version : 1 bulle entre prod et cons si prod est un load ET

(cons n'est pas un load/store OU

cons est un load/store qui utilise le résultat de prod pour faire un calcul d'adresse)



CPU minimaliste

- Ce pipeline est une implémentation matérielle possible
 - Invisible du logiciel -> microarchitecture
 - · Pas la seule implémentation possible
- Quelles sont les limites à la performance?
 - · Une instruction par cycle au maximum
 - · Dépendances entre instructions
 - Une instruction s'exécute lorsque toutes ses dépendances sont satisfaites

- Rappel
 - Branchement non conditionnel: Toujours pris


```
b loop:

while(a < 4)

a++;


end:
```

- Rappel
 - Branchement non conditionnel: Toujours pris
 - Branchement conditionnel: Pris si condition vraie



bge x1, x2, end

- Rappel
 - Branchement non conditionnel : Toujours pris
 - Branchement conditionnel : Pris si condition vraie
 - Branchement direct : Cible est PC +/- déplacement fixe (encodé dans l'instruction



bge x1, x2, end

- Rappel
 - Branchement non conditionnel: Toujours pris
 - Branchement conditionnel : Pris si condition vraie
 - Branchement direct : Cible est PC +/- déplacement fixe (encodé dans l'instruction
 - Branchement indirect : Cible est dans un registre

```
int foo() {}

int bar()
{
  int (*fu_ptr)() = foo;
  fu_ptr();
}
```

Dépendances de contrôle

• Gestion de la divergence

```
before_if:
    if(a != 0)
    {
        a = 4;
    }
    after_if:
        a = a + 2;
before_if:
        I0 : beqz x1, after_if
        I1 : li x1, 4
        after_if:
        I2 : addi x1, x1, 2
```

Dépendance de contrôle au niveau *architectural* : L'exécution de I0 détermine si on exécute I1 ou I2

Déjà contenue dans la dépendance d'ordre qui dicte que I1/I2 est exécutée après I0 **même en l'absence** d'une dépendance de contrôle


Dépendances de contrôle

• Respecte-t-on la dépendance de contrôle en exécutant dans l'ordre ?

I0: beqz x1, after_if

I1: li x1, 4


I2: addi x1, x1, 2



• Non! On détermine si on doit exécuter I1 ou I2 lorsque I0 sort de EXE, mais on fait rentrer une nouvelle instruction (laquelle?) lorsque I0 est dans ID

Dépendances de contrôle


• Respecte-t-on la dépendance de contrôle en exécutant dans l'ordre ?



- Comme pour les dépendances de données, on doit explicitement bloquer le pipeline et attendre que la dépendance de contrôle soit résolue
 - Deux bulles après chaque branchement conditionel

Dépendances de contrôle – µarch.

- 2 bulles pour chaque branchement conditionnel
 - En moyenne un branchement conditionnel toutes les 8 à 10 instructions = max 0,83 IPC soit 83% de la performance crête



- Pourtant, le résultat du branchement est consommé « au plus tôt »
 - Une idée pour faire mieux?


- · La direction du branchement n'est pas calculée assez tôt
 - · Plutôt qu'attendre, tenter de **deviner** la direction

Prédiction de branchement

- Permet de connaître la direction du branchement (prédite) quand le branchement est dans IF
 - · On répare le pipeline si on se trompe
- Très efficace car les programmes sont réguliers


Etat architectural vs. microarchitectural

- Etat architectural observable et manipulable par le logiciel
 - Manipulations contraintes par la spécification (notamment flot de contrôle correct)




Etat architectural vs. microarchitectural

- Etat architectural observable et manipulable par le logiciel
 - Manipulations contraintes par la spécification (notamment flot de contrôle correct)
- Etat microarchitectural **non-observable** par le logiciel
 - · Par exemple, les registres de pipeline
 - Donc non tenu de respecter la spécification...
 - ...tant qu'un état architectural **correct** peut-être extrait quand nécessaire




Etat architectural vs. microarchitectural

- Etat architectural observable et manipulable par le logiciel
 - Manipulations contraintes par la spécification (notamment flot de contrôle correct)
- Etat microarchitectural **non-observable** par le logiciel
 - · Par exemple, les registres de pipeline
 - Donc non tenu de respecter la spécification...
 - ...tant qu'un état architectural **correct** peut-être extrait quand nécessaire
- Prédiction de branchement
 - Etat microarchitectural: Instructions potentiellement incorrectes dans le pipeline
 - Etat architectural: Instructions correctes
 - Le pipeline répare l'état microarchitectural si la prédiction est incorrecte en enlevant les instructions sur le mauvais chemin => Aucune instruction incorrecte ne se retrouve dans l'état architectural



- 2 bulles pour chaque branchement conditionnel
 - En moyenne un branchement conditionnel toutes les 8 à 10 instructions = max 0,83 IPC soit 83% de la performance crête




- 90% de prédictions correctes = max 0,98 IPC (98% crête)
- 99% de prédictions correctes = max 0,998 IPC (99,8% crête)


- Même sans prédiction de branchement, on fait déjà de l'exécution spéculative : **Exceptions**
 - Par exemple, erreur de segmentation (segfault) quand on accède à une case mémoire non allouée

```
char * buf = malloc(4096);
buf[4096] = 255
```

- Même sans prédiction de branchement, on fait déjà de l'exécution spéculative : **Exceptions**
 - Par exemple, erreur de segmentation (segfault) quand on accède à une case mémoire non allouée



- On vide le début du pipeline lorsqu'on découvre la faute, et on saute vers le gestionnaire d'exception de l'OS
 - · Comme une mauvaise prédiction de branchement



Dépendances de contrôle – Exécution spéculative

- Même sans prédiction de branchement, on fait déjà de l'exécution spéculative : **Exceptions**
 - Par exemple, erreur de segmentation quand on accède à une case mémoire non allouée
 - · On vide le pipeline et on saute vers le gestionnaire d'exception
- Pourtant, on ne bloque pas le pipeline en attendant de savoir si un load/store va causer une exception
 - On *spécule* qu'il n'y aura pas d'exception (raisonnable car exception rare)

Prédiction de Branchement Statique

• Naïve:

- Toujours prédire « pris » : 34% de mauvaises prédictions dans la suite de benchmarks SPEC CPU 2000
- Heuristiques basés sur comment sont construits les programmes :
 - Exemple : Si un branchement saute vers une adresse plus faible, c'est probablement le saut vers le début du corps de boucle, donc il est probablement pris

• « Educated guess » :

- Le programmeur ou compilateur insère un indice (instruction machine dédiée)
- Profiling du programme à l'exécution puis recompiler une version optimisée utilisant ces indices
- Assez peu précis car **binaire**: On exprime seulement « plutôt pris » et « plutôt pas pris »

Prédiction de Branchement Dynamique


· Structure matérielle implémentant un algorithme spécifique

$$Pred = f(PC_{branchement}, ...)$$


- 80-99% de bonnes prédictions
- « Règle du pouce » 10-90 (ou 20-80) : 10% des branchements du programme responsables de 90% des mauvaises prédictions de branchements

Prédicteur simple: Branch History Table (BHT)

- · Le passé donne souvent une bonne idée du futur
- Prédiction = direction prise par l'instance précédente du branchement



Prédicteur simple: Branch History Table (BHT)



Prédicteur simple: Performance

• Hypothèse : Bits du BHT initialisés à 0 for(int i = 0; i < 1024; i++) { int j = 0; do $\{j++;\}$ while (j < 4);Comportement : 1110 1110 1110 (1: pris 0: non pris) Prédictions BHT : A vos stylos for(int i = 0; i < 1024; i++) { $if((i \% 2) == 0) \{...\}$ Comportement : 1010 1010 1010 Prédictions BHT : A vos stylos

Prédicteur simple: Performance


• Hypothèse : Bits du BHT initialisés à 0 for(int i = 0; i < 1024; i++) { int j = 0; do $\{j++;\}$ while (j < 4);50% correct Comportement : **1**11**0 1**11**0 1**11**0** (1: pris 0: non pris) Prédictions BHT: 0111 0111 0111 for(int i = 0; i < 1024; i++) { $if((i \% 2) == 0) \{...\}$ Comportement : 1010 1010 1010 0% correct Prédictions BHT: **0101 0101 0101**

• Peut mieux faire.

Prédicteur simple: Aliasing

- En arm, une instruction fait 4B, et est toujours alignée
 - PC[1:0] vaut toujours 00b
 - Prédiction = BHT[(PC >> 2)[2:0]]

```
A:
    PC 0x0 mul x0, x1, x2
    PC 0x4 jnz x0, C
B:
    PC 0x8 add x3, x4, x5
    PC 0xC jnz x3, A
    ...
C:
    PC 0x84 jnz x8, D
```




3 branchements dans le programme Quelles prédictions ?

BHT 8 entrées

Prédicteur simple: Aliasing

- En arm, une instruction fait 4B, et est toujours alignée
 - PC[1:0] vaut toujours 00b
 - Prediction = BHT[(PC >> 2)[2:0]]



Prédicteur de taille finie : Plusieurs instructions peuvent partager une prédiction (aliasing)

BHT 8 entrées

Prédicteur simple: Interférences

· L'aliasing cause des interférences

- Destructives : Un branchement toujours pris et un branchement jamais pris utilisent la même entrée et s'exécutent tour à tour
 - Branchement toujours pris verra prédiction « non pris », mettra à jour avec « pris »
 - Branchement jamais pris verra prédiction « pris », mettra à jour avec « non pris »
 - Si pas d'aliasing, 100% correct, si aliasing, 0% correct

Prédicteur simple: Interférences

· L'aliasing cause des interférences

- Constructives : Un branchement pris N fois, puis non pris N fois, et un second branchement pris N fois et non pris N fois utilisent la même entrée et s'exécutent tour à tour
 - Instance N + 1 du premier branchement verra « pris » et mettra à jour avec « non pris »
 - Instance N + 1 du second branchement verra « non pris »
 - · L'aliasing permet au deuxième branchement d'éviter une mauvaise prédiction à chaque changement de direction


Prédicteur simple: Interférences

- · L'aliasing cause des interférences : Comment les éviter ?
- · Prédicteur plus grand : moins d'aliasing car plus d'entrées
- Prédicteur associatif : moins d'interférences à nombre d'entrées égal à mesure que l'associativité augmente


• Généralement impossible de garantir qu'on a pas d'interférence, sauf si un a un prédicteur dont l'associativité est supérieure au nombre de branchement dans le programme (en général pas le cas)

Prédicteur simple : 2-bit bimodal

- Compteur 2-bit au lieu de 1-bit
 - Bit 1 donne la direction
 - Bit 0 ajoute de l'hysteresis (de « l'inertie »)




Prédicteur simple : 2-bit bimodal



• **Question:** Qu'y gagne-t-on ici?

```
for(int i = 0; i < 1024; i++) {
  int j = 0;
  do { j++; } while(j < 64);
}</pre>
```

Prédicteur simple : 2-bit bimodal



Prédicteur 2-bit : Performance

• Hypothèse : Bits du BHT initialisés à 01b for(int i = 0; i < 1024; i++) { int j = 0; do $\{j++;\}$ while (j < 4);Comportement : 1110 1110 1110 (1: pris 0: non pris) Prédictions BHT : A vos stylos for(int i = 0; i < 1024; i++) { $if((i \% 2) == 0) \{...\}$ Comportement : 1010 1010 1010 Prédictions BHT : A vos stylos

Prédicteur 2-bit : Performance

• Hypothèse : Bits du BHT initialisés à 01b

```
for(int i = 0; i < 1024; i++) {
 int j = 0;
                                                           75% correct
 do \{j++;\} while (j < 4);
Comportement : 1110 1110 1110 (1: pris 0: non pris)
Prédictions BHT: 0111 1111 1111
for(int i = 0; i < 1024; i++) {
 if((i \% 2) == 0) \{...\}
                                                           0% correct
                                                           (50% si compteur
                                                           était initialisé à
Comportement : 1010 1010 1010
                                                           11b)
Prédictions BHT: 0101 0101 0101
```

Mieux! Mais peut mieux faire.


Reconnaissance de motifs

- Notion d'historique de branchement
- Vecteur binaire: « 0 » = non pris, « 1 » = pris
- Historique de n-bit contient la direction des n branchements les plus récents (LSB le plus récent)
- Historique local
 - Un historique pour chaque branchement statique (par PC)
- Historique global
 - Un historique commun à tous les branchements conditionnels

$$pred = f(PC, historique)$$


Corrélation globale : gshare

• Comme 2-bit bimodal, mais avec une fonction d'index différente



Corrélation globale : gselect

· Comme 2-bit BHT, mais avec une fonction d'index différente



BHT n entrées avec log2(n) = k + b

Prédicteur gshare: Performance

• Hypothèse: Bits du BHT initialisés à 01b, 4-bit GHR (0000)

```
for(int i = 0; i < 1024; i++) {
 int j = 0;
 do \{j++;\} while (j < 4);
Comportement : 1110 1110 1110 1110
Prédictions BHT : A vos stylos
for(int i = 0; i < 1024; i++) {
 if((i \% 2) == 0) \{...\}
Comportement : 1010 1010 1010
Prédictions BHT : A vos stylos
```

• A noter, le GHR contiendra aussi le résultat du branchement du for extérieur

Prédicteur gshare: Performance

• Hypothèse : Bits du BHT initialisés à 01b, 4-bit GHR (0000)

```
for(int i = 0; i < 1024; i++) {
 int j = 0;
 do \{j++;\} while (j < 4);
                                                         Tends vers 100%
                                                         correct
Comportement : 1110 1110 1110 1110
Prédictions BHT: 0000 0000 1100 1110
for(int i = 0; i < 1024; i++) {
                                                         Tends vers 100%
 if((i \% 2) == 0) \{...\}
                                                         correct
Comportement : 1010 1010 1010
Prédictions BHT: 0000 1010 1010
```


Beaucoup mieux que bimodal

Corrélation globale : gshare

- Peut discerner des corrélation entre plusieurs branchements différents
 - « Si A est pris alors B est pris »
- Seulement si les deux branchements sont dans l'historique global : Si historique trop petit, ne peut pas corréler des branchements éloignés
 - « Si A est pris alors B est pris » avec des branchements A-C-D-E-B durant l'exécution

D	E
0	1


2-bit GHR : corrélation entre A et B non identifiable



4-bit GHR : corrélation entre A et B identifiable


Gestion de l'historique global

• Notre processeur est pipeliné, admettons 3 étages entre IF et EXE, prédiction de branchement dans IF1



Gestion de l'historique global


• Notre processeur est pipeliné, admettons 3 étages entre IF et EXE, prédiction de branchement dans IF1




Gestion de l'historique global

- Grave? Oui!
- · Historique et flot d'instructions désynchronisés
 - 30% de performance en moins d'après Skadron et al., « Speculative updates of local and global branch history: A quantitative analysis », JILP, **2000**
- Solution : Ne pas attendre d'avoir calculé la direction du branchement avant de mettre à jour le GHR
 - · Mise à jour spéculative


Mise à jour spéculative



Mauvaise prédiction




Mauvaise prédiction




Réparer l'historique global — Solution naïve

GHR initial = 000b (en noir)



Réparer l'historique global — Solution naïve

GHR initial = 111b (en noir)




On a perdu des bits du GHR!

Réparer l'historique global – Solutions

- Avoir un GHR assez grand pour pouvoir décaler à droite et modifier un seul bit lors d'une mauvaise prédiction sans perdre d'information
 - Assez grand = ?
 - Registre matériel avec n + s bits
 - n les bits utilisés pour la fonction de hash (3 dans l'exemple), c'est le GHR logique
 - s le nombre de mises à jour spéculative possibles avant la résolution d'un branchement (3 ou 4 dans notre exemple, suivant les détails de la microarchitecture)

Réparer l'historique global – Solution naïve

GHR logique initial = 111b (n = 3, en noir) GHR physique initial = 0000111b (s = 4)



On a bien GHR = 110b

Réparer l'historique global – Solutions

- Dans les processeurs modernes, *s* (nombre de mises à jours spéculatives avant la résolution d'un branchement) est grand (plusieurs dizaines), donc il faut un GHR physique significativement plus grand que le GHR logique
- Une autre solution est de transporter une copie du GHR avec chaque branchement dans le pipeline, et restaurer la copie au lieu de faire un décalage lors d'une mauvaise prédiction.
 - · Problème si le GHR est grand
- On peut aussi gérer le GHR comme un registre circulaire avec un pointeur de tête et de queue, et transporter une copie du pointeur de tête, plutôt que du GHR entier

gshare - Inconvénients


- · Plus lent à entraîner
 - 2^{GHRBits} compteurs utilisables par une instruction vs. 1 seul compteur par instruction avec un BHT simple
 - Corollaire : Plus sensible aux **interférences (aliasing)** que bimodal pour le même nombre d'entrées
- Plus complexe (fonction d'index, gestion de l'historique)

• Mais bien meilleur que bimodal (voir TP)

Corrélation locale : 2-level adaptive


• BHT + Pattern History Table (PHT) qui contient un historique

par branchement



Yeh et al., « Two-level adaptive training branch prediction », MICRO 1991

- · Similaire à gshare, plus:
 - · Gestion spéculative de l'historique local difficile :
 - Plusieurs historiques différents modifiés spéculativement pour garder de bonnes performances
 - · Chaque historique modifié doit être réparé lors d'un vidage de pipeline



• Si A est mal prédit, il faut restaurer les historiques de A et B, difficile à faire rapidement (processus itératif)

- Similaire à gshare, plus:
 - · Gestion spéculative de l'historique local difficile
 - · Plus lent (deux structures à indexer de manière séquentielle)
 - Performance pas forcément meilleure que les prédicteurs à historique global
 - En théorie, avec un historique global suffisamment long, on peut corréler un branchement avec les instances précédentes du même branchement

- Local vs. global
 - · Séquence de branchements (PC, direction)




- Dans ce cas, la même information est disponible, mais encodée différemment. Cela étant :
 - Historique local peut retenir l'information plus longtemps (PC garanti d'avoir toujours 2 bits d'historique avec le PHT, 0 bits avec le GHR)
 - Historique local moins sujet au « bruit »

- · Similaire à gshare, plus:
 - · Gestion spéculative de l'historique local difficile
 - · Plus lent (deux structures à indexer de manière séquentielle)
 - Performance pas forcément meilleure que les prédicteurs à historique global
 - En théorie, avec un historique suffisamment long, on peut corréler un branchement avec les instances précédentes du même branchement

• Toujours bien meilleur que bimodal (voir TP)

Métaprédicteur: Tournament

- Certains prédicteurs sont meilleurs pour certains types de codes, ou certains branchements spécifiques
 - Tournament : un prédicteur pour prédire quel prédicteur utiliser (métaprédicteur)




Métaprédicteur: Tournament


- Tournament Table contient des compteurs *n*-bit
 - Par ex., 2-bit: bit1 donne le prédicteur « gagnant » (0 = 2-level, 1 = gshare), bit0 donne de l'hysteresis
 - · Si gshare a bien prédit et 2-level non, incrémenter le compteur
 - · Si 2-level a bien prédit et gshare non, décrémenter le compteur
 - Sinon, ne rien faire
- On met à jour les deux prédicteurs pour chaque branchement conditionnel

Alternative architecturale: Prédication

• Idée : transformer le flot de contrôle en flot de données via l'exécution conditionnelle


```
int x = 1;
cond = ...
if (cond)
{
    x = (x * 3) + 2;
}
y = x;
...
```






Alternative : Prédication

• Idée : transformer le flot de contrôle en flot de données via l'exécution conditionnelle





Prédication via cmov (x86)

- cmovxx dst, src : Copie src dans dst si xx est vrai
 - · Calculer plusieurs versions de x puis choisir
 - · Le calcul du x du « if » n'est pas prédiqué (seul le CMOV l'est)

```
int x = 1;

cond = ...

mov x0, 0x1 // x = 1

ld x1, [@] // Load cond

mov x2, x0 // temporaire

mul x2, 0x3 // x_tmp = x * 3

add x2, 0x2 // x_tmp += 2

cmp x1, 0x0 // Set flags

cmovnz x0, x2 // si !Zero Flag

// (cond != 0x0)

// x = x * 3 sinon nop

mov x3, x0 // y = x
```

Prédication généraliste (armv7)

- · Chaque instruction peut être prédiquée
 - On prédique toutes les instructions qui servent à calculer la version de x dans le « if »

Prédication: Inconvénients


- Les instructions dont le prédicat se révèle faux consomment quand même des ressources puisqu'on les exécute
 - Si le corps du if est gros, beaucoup d'instructions « inutiles » si la condition s'avère fausse
 - Si la version avec branchement se prédit facilement, on risque surtout de perdre de la performance
- Difficile de jauger l'utilité à la compilation
 - Le compilateur ne sait pas vraiment si le branchement est prédictible
 - Le compilateur ne sait pas vraiment quel est le coût d'une mauvaise prédiction de branchement vs. prédication (dépend de la microarchitecture)

Prédication: Inconvénients

- De manière générale, moins intéressante pour la haute performance que pour l'embarqué (sauf exception)
 - Principalement car un processeur embarqué a rarement un très bon prédicteur de branchement
- ISA modernes ont seulement quelques instructions prédiquées
 - x86 : cmov
 - armv8 : csel/csinc/csneg
 - RISC-V: cmov (extension bitmanip du jeu d'instruction de base)


Revenons-en à nos branchements

- Prédiction de branchement = prédire la direction ?
- · Calcul du prochain PC pour un branchement direct requiert :
 - 1. D'avoir lu l'instruction dans la mémoire d'instructions
 - 2. D'avoir décodé l'instruction pour savoir qu'il s'agit d'un branchement
 - 3. D'avoir étendu le signe du déplacement encodé dans l'instruction (#offset)
 - 4. De faire une addition 64-bit pour calculer NextPC = PC +/-déplacement




Revenons-en à nos branchements

- Notion de pénalité de branchement pris (ou non conditionnel) : boucle IF-ID
- · Idéalement, IF doit récupérer une instruction à chaque cycle



Branch Target Buffer (BTB)


- · Table matérielle qui contient les adresses cibles déjà calculées
 - En général on utilise un tag pour éviter qu'une instruction qui n'est pas un branchement obtienne une adresse



Branch Target Buffer (BTB)

- Le BTB fournit une **prédiction**, qui sera validée en calculant l'adresse dans ID (branchement direct) ou EXE (branchement indirect)
- Pourquoi une prédiction ?
 - *Aliasing* : plusieurs branchements peuvent avoir le même index dans le BTB si le tag est partiel
 - Code auto-modifiant : Même si le tag est complet (tout le reste des bits du PC non utilisé pour l'index), certains paradigmes logiciels peuvent remplacer le code à la volée. Un branchement au PC A sautant vers B peut être remplacé par un branchement au PC A sautant vers C
- Une mauvaise prédiction par le BTB est aussi appelée « misfetch » dans le cas d'un branchement direct, « mistarget » dans le cas d'un branchement indirect

Calcul prochain PC jusqu'ici



Calcul prochain PC jusqu'ici


• A noter que dans la figure précédente, on récupère une prédiction de branchement avant même de savoir si l'instruction qu'on récupère est un branchement

- On peut donc utiliser le hit/miss du tag dans le BTB pour éviter de prédire « pris » pour une instruction qui n'est pas un branchement
 - direction = output(prédicteur de branchement) & BTB hit
 - Plus généralement, le BTB contient aussi des métadonnées sur les branchements, notamment le type (cond/non cond, direct/indirect)

Revenons-en à nos branchements

- Prédiction de branchement = prédire la direction ?
 - · Aussi l'adresse! BTB pour branchements directs.
- Calcul du prochain PC pour un branchement indirect ? On distingue :
 - ret saute vers l'adresse de retour de fonction contenue dans un registre (arm, RISC-V) ou la pile (x86)
 - jr/jalr qui sautent vers l'adresse contenue dans un registre
- On peut utiliser le BTB, mais le BTB est plutôt fait pour les branchements qui ne changent jamais de cible (directs)
- Structures de prédictions dédiées

- Les programmes sont organisés en fonctions qui utilisent la pile d'appel pour gérer leur contexte
- Au niveau du langage machine, deux primitives call et return
 - call (a.k.a. jump & link) peut être direct ou indirect
 - return est indirect, mais sautera en général vers le PC de l'instruction qui suit le call le plus récent
- Idée : Garder les adresses de retour futures dans une structure matérielle type pile




```
call A


A:
...
call B // IFetch: push PC(call B) + 4
...
return

B:
...
return
```

Return Address Stack



Return Address Stack




Return Address Stack

• RAS obtient > 99% de précision pour les *return*

- · Quelques problèmes intéressants
 - Quelle taille pour la RAS?
 - Appels récursifs ?
 - Tout comme l'historique de branchement, on doit gérer la RAS de manière spéculative. Comment gérer les push/pop sur le mauvais chemin ?

Calcul prochain PC: Pas si simple



Pour résumer

- L'étage Fetch doit minimiser les bulles dues aux branchements = calcul du prochain PC à chaque cycle, idéalement
- Implique de multiples structures et prédictions
 - · Prédicteur de branchement pour les branchements conditionnels
 - BTB pour les adresses des branchements directs (cond et non cond)
 - RAS pour les return
 - Prédicteur de branchement indirect pour les autres branchements indirects
- PC à chaque cycle implique que toutes ces structures soient accessibles en **moins d'un cycle**
 - Pas toujours possible à 3+Ghz car les structures sont grandes (milliers d'entrées)
 - Certains designs ont une pénalité de branchement pris (= boucle µarch) malgré la présence de prédicteurs


Dépendances de contrôle – Exécution spéculative

Sans prédiction: 2 bulles à chaque branchement conditionnel/indirect 1 bulle à chaque branchement non cond direct


Avec prédiction de direction: 2 bulles quand mauvaise prédiction de branchement, 1 bulle quand branchement direct pris, 2 bulles quand branchement indirect

Avec prédiction de direction et adresse: 2 bulles quand mauvaise prédiction direction/adresse indirecte

1 bulle quand mauvaise prédiction adresse direct



Indirect@/direction mispred




Dépendances de contrôle – Exécution spéculative

- Impact des dépendances de contrôle réduit avec l'exécution spéculative
- Efficacité dépend du nombre de prédictions correctes
 - Prédicteurs +gros,+complexe -> moins de mauvaises prédictions
 - Prédicteurs +gros,+complexe -> plus lent, potentiel pour réintroduire des boucles microarchitecturales (délais) même lorsque la prédiction est correcte

Avec prédiction de direction et adresse: 2 bulles quand mauvaise prédiction direction/adresse indirecte

1 bulle quand mauvaise prédiction adresse directe




Questions?

Pipelining et prediction de branchement

SEOC3A - CEAMC


Arthur Perais (arthur.perais@univ-grenoble-alpes.fr)

• Structure avec un ensemble d'entrées. On accède à une entrée via un décodeur, en présentant le numéro d'entrée (index) que l'on souhaite :



Ici un index correspond à une seule entrée. Structure **direct mapped**.

• On peut aussi organiser le BHT en 4 ensembles (sets) de deux voies (ways) chacuns :



• On peut aussi organiser le BHT en 1 ensemble (set) de 8 voies (ways)

• Un index correspond à **huit** entrées, donc on utilise des étiquette, comme au cas précédent

• Fully associative car on a autant d'entrées que de voies, une instruction peut donc récupérer sa prédiction depuis n'importe quelle entrée (en fonction des tags présents)

- La notion de tag introduit la notion de **hit** et de **miss** :
 - · Miss : Si aucun tag ne correspond, il n'y a pas de prédiction pertinente, on peut en faire une par défaut ou ne pas prédire
 - Hit : Si un tag correspond, on sait que la prédiction est pour cette instruction en particulier
- Si le tag est **partiel** (e.g., si on utilise pas tous les bits du PC qu'on a pas utilisé pour former l'index), on peut avoir :
 - Plusieurs hits
 - Interférence constructive/destructive avec un autre branchement
- Si le tag est **complet**, on peut avoir
 - · Au maximum un seul hit
 - · Interférence destructive avec une autre branche
- A noter qu'on peut aussi tagger une structure de prédicteur direct-mapped, mais ce n'est pas obligatoire

- Remplacement d'un tag : Si on a un miss
- Lorsque le branchement s'exécute, on remplace un tag existant dans le set ou le branchement réside par le tag du branchement, et on met à jour la prédiction
- Plus on a de ways dans un set, plus on a le choix dans la **victime** qu'on va choisir
 - Beaucoup de politiques possibles, par exemple Least Recently Used
- Toute cette discussion s'applique aussi aux mémoires caches, sauf que le tag ne peut pas être partiel car la mémoire cache contient des données **exactes** (pas des prédictions)


Prédicteur moderne : TAgged GEometric (TAGE)

- Observation : Beaucoup de corrélation entre branchements proches, mais parfois des corrélations entre branchements très lointains
- Idée : Plusieurs historiques global de tailles différentes (taille suit une série géométrique). Chaque historique correspond à un BHT


>Majorité du matériel dédié aux corrélations proches

Seznec and Michaud, « A case for (partially)-tagged geometric history length predictors », JILP, **2006**


Prédicteur moderne : TAgged GEometric



Prédicteur moderne : TAgged GEometric



Prédicteur indirect moderne : Indirect TAgged GEometric (ITTAGE)



Prédicteur moderne : Perceptron


- Prédicteur « neural » à base de perceptron (neurone simple)
- · Chaque PC est associé à un vecteur de poids
- Pour prédire, on multiplie chaque poids avec le bit correspondant de l'historique global de branchement, puis on somme le tout.
 - Pris = (somme >= seuil)
 - Non-pris = (somme < seuil)
- · Plus de détails dans le papier de Jiménez

Jiménez and Lin, "Dynamic branch prediction with perceptrons", HPCA 2001

- Il n'est pas possible de fournir une prédiction de bonne qualité avec un prédicteur petit et simple (ex. 2-bit bimodal avec 256 entrées)
- Un prédicteur grand et complexe (ex. TAGE avec plusieurs milliers d'entrées) a un temps d'accès élevé, donc pas possible de faire une prédiction par cycle


• Solution : Utiliser deux (ou plus) prédicteurs de qualité et de latence variable

- Hypothèses:
 - 2-bit bimodal : 0 cycle de pénalité (sortie au cycle n peut contrôler l'entrée au cycle n+1)
 - TAGE : 2 cycles de pénalité (sortie au cycle n peut contrôler l'entrée au cycle n+3)



• Si TAGE et bimodal sont d'accord, pas de pénalité de branchement pris au niveau d'IF


- Hypothèses:
 - 2-bit bimodal : 0 cycle de pénalité (sortie au cycle n peut contrôler l'entrée au cycle n+1)
 - TAGE : 2 cycles de pénalité (sortie au cycle n peut contrôler l'entrée au cycle n+3)



• Si TAGE et bimodal ne sont pas d'accord, TAGE « outrepasse » bimodal et vide le pipeline. Ici, on gagne un cycle par rapport à attendre EXE (bien plus dans pipeline moderne)

- Avec cette organisation, on ne paie pas la pénalité de branchement pris lorsque le prédicteur rapide est correct
- On la paie uniquement lorsqu'il est incorrect et que le prédicteur lent est correct
- Il est possible que le prédicteur rapide soit correct et le lent incorrect, auquel cas on paiera la latence du prédicteur lent plus une mauvais prédiction de branchement, mais ce cas est très rare (si on a bien choisi ses prédicteurs)
- On peut aussi avoir plusieurs niveaux de BTB
 - LOBTB avec une pénalité de 0 cycle mais quelques dizaines d'entrées
 - · L1BTB avec une pénalité de 1 cycle mais quelques centaines d'entrées
 - L2BTB avec une pénalité de 2/3/4+ cycles mais quelques milliers d'entrées
 - · Pas « overriding », plutôt comme une hiérarchie de cache

• Jusqu'ici, on accède au cache d'instructions et aux prédicteurs en parallèle : un miss dans le I\$ stoppe l'étage




IF ID

• Jusqu'ici, on accède au cache d'instructions et aux prédicteurs en parallèle : un miss dans le I\$ stoppe l'étage

- Pourtant les deux structures ont des rôles différents
 - I\$: Récupération des octets de l'instruction pour pouvoir décoder
 - · Prédicteurs : Générer des adresses
 - I\$ utilise les adresses générées, mais les prédicteurs n'ont pas besoin des instructions


• Idée : Pipeliner prédiction et récupération


- BP : Prédicteurs + BTB
 - · Assez pour générer des adresses sans l'intervention du I\$
 - · Insère des adresses dans la file, IF consomme ces adresses



- Quel intérêt?
 - On augmente le nombre d'étages avant EXE : pénalité de mauvaise prédiction de branchement augmente
- · Mais en fait plusieurs d'avantages
 - 1. Précharger les instructions et le TLB

PC moins récent PC plus récent File accès hit? Enregistrement set/way I\$ Tags I\$ Data vers ID






• Quel intérêt?

• On augmente le nombre d'étages avant EXE : pénalité de mauvaise prédiction de branchement augmente

Mais en fait plusieurs d'avantages

- 1. Précharger les instructions et le TLB
- 2. Absorber certaines pénalités lorsque IF bloque mais que la file n'est pas pleine (L1BTB miss, prédicteur « overriding »)
- 3. Eviter de récupérer des instructions non nécessaires

• Hypothèses : IF « classique », 2 bytes par instruction, on récupère jusqu'à deux instructions par cycle



- Imaginons que I0 soit un branchement prédit « pris »
 - · On a payé de l'énergie à sortir I1 du I\$, et on va devoir jeter les bytes
- Avec DCF, on peut ajouter l'information « nombres d'instructions » dans le BTB, de telle sorte qu'on ne récupère que les bytes dont on a besoin dans le I\$