




DFA (Design For Assembly) 称为装配设计,是指通过对电子产品进行装配分析,制定出合理的元件装配规则,从而提高设计效率、减少生产成本的设计方法。Allegro PCB Editor 提供了布局过程中实时的封装—封装的间距检查,分为 side to side、side to end、end to end、end to side 四种检查模式。对于复杂的电路板,实时的 DFA 间距检查与分析有助于提高生产力和生产效率,而且能够降低对计算机辅助制造系统(CAM)的依赖。本文主要介绍如何在 Allegro PCB Editor 中实现 DFA 设计与分析。

一、 打开 DFA 设定工具

在 PCB editor 的界面下点击这个图标来打开 DFA,




二、 打开以后 DFA 界面如下图。



DFA 检查有两种模式,可以对所有器件进行间距检查, 也可以对关心的器件进行单独检查,后面的步骤分开讲解这 两种模式的详细方法。

#### 三、对所有器件应用统一规则进行检查


1、点击 DFA 界面的左下角"Browse for Symbols", 浏览当前 PCB 中所有的封装,并全部勾选,点击 OK 关闭对话框。




2、如下图。

21 XH I


P1/5



在中间的表中点击左上角的空格可以选中所有对象,然后在上侧"Default"输入统一的约束值,比如输入数值"25",点击"apply to selected cells"。约束值将应用到所有的对象中。




然后点击图标右下角的 "Copy Top Table To Bottom" 按钮将top层的约束值应用到Bootom层去。然后点击"OK",软件会提示保存配置文件到指定目录,




这个文件目录有两个,一个是 PCB 文件的当前目录,一个是保存在 dfacnspath 路径中。如果约束规则只针对当前 PCB 文件,那么最好保存在 PCB 的当前目录,如果这个 DFA 的约束可以应用到所有 PCB 文件上,可以保存在 dfacnspath中。


## 四、 针对某些特定封装进行 DFA 检查。

比如我们只关心特定的几个 IC 与电阻电容的相对位置 是否合乎规则,那么我们在浏览器件的时候只选择这些器件,





针对这几个器件的详细规则进行设置,比如可以设置规则如下。



这样设置的结果是三个BGA之间的间距需大于200mils, BGA与分立阻容感的间距为50mils,而阻容感之间的间距为 20mils。同样将top层的设置copy到bottom层去,然后点 击0K保存约束配置文件。

#### 五、 以类来设置约束值

针对第四步中的操作,可以使用分类的方法来更简单的时间,比如第四步中的约束值基本可以归纳为:

BGA to BGA——200mils


BGA to Discrete——50mils

Discrete to Discrete——20mils

那么我们可以简单的将第四步中的器件分成两个类,一个为 BGA,一个为 Discrete。


点击下图中的"show symbol classification"弹出对 封装进行分类的菜单。





在上图中红框所示的位置输入 class 的 name 按 "tab"来创建新的 class,比如我们要创建两个新的 class,"BGA", "Discrete"。我们在"New class name"中输入"BGA"然后按"tab"将创建新的 Class——BGA。以同样的方法来创建"Discrete"。创建完新的 class 以后不要立即点 update或者 close 来关闭窗口。需要先给新建的 class 赋予对象才能保留新的 class,比如我们将三个 BGA 器件选中,然后右


键点 "cut selected items", 然后在我们创建的 BGA 上右击, 点"paste to class"



分类完成后勾选 BGA 与 DISCRETE, 然后点 update 来更新新的分类,



这样的视图就整洁多了,我们只需要设置三个约束值即可,如下:



#### 六、 其他两个按钮的作用,

您可能注意在 DFA 设置的界面下面还有其他两个按钮, 这两个按钮我们前面的内容未涉及,他们的作用如下: Purge classified symbols: 当逐个元件设置与分类设置混合使用的时候会有一部分重叠的元件,这些元件在分类器件中有,在所有器件也有,点击这个按键,可以删除重叠部分的器件,保证不发生冲突

Purge unused symbols: 删掉未使用的器件

#### TIPS:

注意这个位置需要将 DRCmode 打开,否则设置的规则不做检查,违反规则也不会生成 DRC



另外,如果 DRC mode 设置了 ON,但是仍然无法显示 DRC,可以检查下 "display-colorvisibilty"中 Package top和 Package bottom的 DRC 是否设置为显示(勾选才能显示DRC)。

## Comtech 解决方案

Cadence PCB 设计平台建设

• ECAD/CIS 库平台建设

Allegro 软件二次开发

• PCB 项目设计及仿真外包服务

Cadence 软件培训服务

# Comtech 优势

• 实力雄厚的资深技术团队,多名 10 年以上经验的 FAE

• 丰富的 PCB 设计/EDA 平台建设等实践经验

• 出色的二次开发能力,为客户提供各种定制化开发需求

 高效的技术服务平台,通过电话/邮件/Web/BBS,及时帮客 户解决各类软件使用/设计相关问题

• 实战指导、项目现场支持等特色服务

 最新技术资料下载客户专享通道,包括软件使用技巧、设 计经验、国外技术文献翻译等

• 为客户提供量身定制的全面的针对性培训服务

# 联系方式

总部:深圳市南山区高新南九道微软科通大厦 8-11 层

## 产品经理

联系人: 王其平

手机: 18049720018

电话: 021-51696680-8063

传真: 021-52370712

邮件: QipingWang@comtech.com.cn

地址:上海市徐汇区桂平路426号华鑫商务中心2号楼7层03-04

室

邮编: 200050

# 华东地区

联系人: 陈敏敏

手机: 18017922811

电话: 021-51696680-8057

传真: 021-52370712

邮件: PeterChen@comtech.com.cn

地址:上海市徐汇区桂平路426号华鑫商务中心2号楼7层03-04

室

邮编: 200050

# 华南及西部地区

联系人: 谭波涛

手机: 15920086575

电话: 0755-26744082

传真: 0755-26743385

邮件: terrytan@comtech.com.cn

地址:深圳市南山区高新南九道微软科通大厦 8-11 层

邮编: 518057

### 华北地区

联系人: 党建成

手机: 18010161381

电话: 010-51726678-821

传真: 010-51727874

邮件: SudyDang@comtech.com.cn

地址:北京市海淀区中关村大街1号海龙大厦14层北区1418-21