Zuse – Computertechnik

Eigene Produktlinie neben Volta: Zuse 1 · Zuse 2 · Zuse 3

Vom Gatter zum selbst gebauten Rechner · Qt 6 und C++ · offline, ohne Konto, ohne Datenerhebung

Dokument	Konzept
Version	0.1
Status	ENTWURF
Autor	Daniel Zeimentz · DC Software Engineering
Datum	12.10.2026
Bezug	Konzept Volta v3.0 (Abschnitte 4.3, 6.3, 11.2), ADR-0010
Zielplattformen	wie Volta: Android, Windows und Linux x86-64, iPadOS



Gestaltungsentwurf der Zuse-Linie (Symbole und Farben)

Inhalt

Inhalt 2

1. Zusammenfassung 3

2. Ausgangslage 3

3. Ziele und Nicht-Ziele 4

3.1 Ziele . . . 4

3.2 Nicht-Ziele . . . 4

4. Die Zuse-Linie 4

4.1 Bände . . . 4

4.2 Verhältnis zu Volta . . . 5

5. Lösungskonzept 5

5.1 Leitidee: Aus Einfachem wird ein Baustein . . . 5

5.2 Werkbank . . . 6

5.3 Systemplatine . . . 7

5.4 Programmierebene . . . 7

5.5 Lernpfad Zuse 1 (Arbeitsentwurf) . . . 8

5.6 Gestaltung der Zuse-Linie . . . 8

6. Technische Architektur 8

6.1 Schichten . . . 8

6.2 Logiksimulation . . . 9

6.3 Datenformate . . . 9

6.4 Befehlsmuster . . . 9

7. Anforderungen an Zuse 1 10

8. Bewertete Alternativen 10

9. Risiken und Maßnahmen 11

10. Umsetzungsplan 11

11. Offene Entscheidungen 12

12. Fazit und Empfehlung 12

Anhang: Begriffe 13

Referenzen . . . 13

1. Zusammenfassung

Zuse ist eine eigene Produktlinie neben Volta. Sie führt Jugendliche von 12 bis 16 Jahren vom einzelnen Bit über Gatter, Rechenwerk und Speicher bis zu einem selbst gebauten Rechner, den sie anschließend programmieren. Das Konzept Volta v3.0 sah Zuse 1 als Erweiterung der Volta-Reihe auf derselben Grundplatte vor. Dieses Konzept löst Zuse davon: Die Grundplatte mit Kontaktfeldern ist für Strom und Spannung gemacht, nicht für Schaltungen aus Hunderten von Gattern.

Kern der Zuse-Linie ist die **Abstraktionsleiter**: Auf der **Werkbank** baut das Kind aus vorhandenen Bausteinen einen neuen, prüft ihn mit einer Wahrheitstabelle und speichert ihn als **Chip**. Dieser Chip steht in der nächsten Stufe als Baustein zur Verfügung. Auf der **Systemplatine** stecken schließlich die selbst gebauten Chips an einem gemeinsamen Bus und bilden einen Rechner. »Blick hinein« öffnet jeden Chip bis hinunter zum Gatter.

Die Linie umfasst drei Bände: Zuse 1 (Gatter bis 4-Bit-Rechner), Zuse 2 (8-Bit-CPU und Assembler) und Zuse 3 (Mikrocontroller mit Sensoren und Aktoren, Brücke zurück zur Volta-Elektrik). Technisch teilt Zuse mit Volta den Qt-Stapel, Lernpfad, Inhaltspakete, Mehrsprachigkeit, Plattformen und alle Regeln zu Datenschutz und Kindersicherheit. Neu sind eine ereignisgesteuerte Logiksimulation (Qt-frei, eigene Bibliothek), die Werkbank und die Systemplatine als Oberfläche sowie eine eigene Gestaltungslinie.

Empfehlung: Zuse als eigene Linie bestätigen (ADR-0010), Volta 1 bleibt vorrangig. Vor Beginn der Umsetzung: Markenrecherche »Zuse«, ein Prototyp der Werkbank mit fünf Gattern, Prüfen und »Chip erstellen« sowie eine Erprobung mit drei bis fünf Jugendlichen.

2. Ausgangslage

Das Konzept Volta v3.0 skizziert Zuse 1 in Abschnitt 4.3 als Fortsetzung von Volta 3: »Aus Schaltern und Lämpchen entstehen Bits, aus Gattern ein Addierer, aus Kippstufen ein Speicher, aus einem Taktgeber und einem Befehlsdecoder schließlich ein vollständiger Kleinstrechner«. Als technische Herausforderung nennt es die Kopplung der Logiksimulation an den analogen Kern (Abschnitt 6.3), als Aufwand »eigenes Konzept« (Abschnitt 11.2).

Bei der Gestaltung der Mobilfassung und ersten Entwürfen für Zuse 1 auf der Volta-Grundplatte zeigte sich:

- Ein 4-Bit-Rechner besteht aus mehreren Hundert Gattern. Auf Kontaktfeldern mit Einzelleitungen entsteht ein Leitungsknäuel, das auf einem Tablet nicht bedienbar ist und die Mindestgrößen (Bedienelemente 48 dp, Kontaktfelder 56 dp) nicht einhalten kann.
- Ein eng gerastertes Steckbrett mit 74xx-Bausteinen wäre authentisch, ist aber für Volta ausdrücklich ein Nicht-Ziel (Konzept Volta, 3.2) und auf dem Tablet ebenfalls zu kleinteilig.
- Das eigentliche Lernziel der Computertechnik ist Abstraktion: Ein geprüfter Baustein wird zur Black Box und trägt die nächste Ebene. Die Volta-Grundplatte bildet das nicht ab.
- Die Kopplung an den analogen Kern ist für Zuse 1 und 2 didaktisch nicht nötig. Sie wird erst in Zuse 3 an den Anschlüssen nach außen gebraucht.

Daraus folgt der Vorschlag, Zuse als eigene Linie mit eigener Arbeitsfläche, eigener Simulation und eigener Gestaltung zu führen und nur das zu teilen, was in beiden Linien gleich ist.

3. Ziele und Nicht-Ziele

3.1 Ziele

- **Verstehen, wie ein Rechner funktioniert**, vom Bit bis zum laufenden Programm, durch eigenes Bauen statt Zuschauen.
- **Alles selbst gebaut:** Jede Ebene entsteht aus den geprüften Bausteinen der vorigen. Am Ende läuft ein Rechner aus Chips, die das Kind selbst gebaut hat.
- **Abstraktion erlebbar:** Baustein wird Chip, Chip wird Baustein; »Blick hinein« verbindet die Ebenen jederzeit.
- **Ehrliche Simulation:** Verhalten entsteht aus der Logiksimulation, nie aus hinterlegten Ergebnissen (wie Volta, Regel 3).
- **Tablet zuerst:** wenige, große Bedienziele; Busse statt Einzelleitungen; Finger, Stift und Maus gleichwertig.
- **Eigenständige Gestaltung** mit Bezug zur Informationstechnik, erkennbar verwandt mit Volta.
- Offline, ohne Konto, ohne Werbung, ohne Datenerhebung; mehrsprachig (DE, FR, EN, LU).

3.2 Nicht-Ziele

- Kein Nachbau eines Steckbretts mit Standard-Logikbausteinen (74xx) und keine Bauteil-Pinbelegungen realer Chips als Pflichtwissen.
- Keine Hochsprachen-Entwicklungsumgebung; programmiert wird in Maschinensprache, Assembler und Blöcken.
- Keine Online-Funktionen: kein Cloud-Compiler, kein Teilen über Server, kein Nachladen von Paketen.
- Keine analoge Detailsimulation in Zuse 1 und 2 (Pegel sind 0 und 1, keine Spannungen).
- Keine Punkte, Münzen oder Ranglisten; belohnt wird das Funktionieren.
- Keine Nachbildung bestehender Kurse oder Lernspiele (z. B. Nand2Tetris oder Logik-Puzzlespiele): Befehlssatz, Stufen, Texte und Gestaltung sind Eigenentwicklungen.

4. Die Zuse-Linie

4.1 Bände

Band	Alter	Schwerpunkte	Neu gegenüber dem Vorgänger
Zuse 1	12–16	Bit, Gatter, Wahrheitstabelle, Halb- und Volladdierer, 4-Bit-Rechenwerk, Flipflop und Register, Takt und Zähler, Speicher, Steuerwerk, ein 4-Bit-Rechner »Zuse-4« mit eigenem Befehlssatz, Programmieren in Maschinensprache	Werkbank, Chip erstellen, Systemplatine, Logikanalysator, Programmtabelle
Zuse 2	13–16	8-Bit-Datenweg, Stapel und Unterprogramme, Sprünge und Bedingungen, Ein-/Ausgabe-Ports, Assembler mit Marken, einfache Spiele und Anzeigen	8-Bit-Busse, Assembler-Editor, Speicheransicht, Bildschirm-Baustein (Pixelmatrix)
Zuse 3	14–16	Mikrocontroller als fertiger Chip, Anschlüsse nach außen, Sensoren und Aktoren (Taster, Licht, Temperatur, Motor), Zeitgeber und Unterbrechungen, Programmieren in Blöcken und Text	Anschluss-Leiste mit Kopplung an den Volta-Kern, Block-Editor, virtuelle Peripherie

Jeder Band ist eine eigene App mit eigener Altersstufe, wie in der Volta-Reihe. Produktnamen: »Zuse 1 – Computertechnik für Einsteiger«, »Zuse 2 – …« und »Zuse 3 – …« (Zusätze für Band 2 und 3 offen). Der Name verweist auf Konrad Zuse und die Z1; die Markenrecherche steht noch aus (Risiko R1).

4.2 Verhältnis zu Volta

Bereich	Gemeinsam mit Volta	Eigen in Zuse
Arbeitsfläche	Pointer Handlers, Zoom/Verschieben, Mindestgrößen	Werkbank, Systemplatine statt Grundplatte mit Kontaktfeldern
Simulation	Prinzip »ehrlich«, Qt-freie Bibliothek	ereignisgesteuerte Logiksimulation; Volta-Kern nur in Zuse 3 an den Anschlüssen
Lernpfad	Stufen, Freischaltung, Fortschritt, gestufte Hilfen, Erfolgsprüfung	Erfolg = bestandene Prüfung eines Bausteins oder Programms
Rückgängig	Befehlsmuster (ADR-0005)	eigene Befehle für Werkbank und Platine
Inhalte	Inhaltspakete (JSON), Mehrsprachigkeit, Einbettung (ADR-0009)	Baustein- und Programmformate
Plattformen	Android, Desktop, iPadOS; Paketierung	–
Gestaltung	Bedienmuster, Schriftstufen, Barrierefreiheit	eigene Linie (Abschnitt 5.6)


5. Lösungskonzept

5.1 Leitidee: Aus Einfachem wird ein Baustein

Jede Stufe hat dieselbe Form: Eine Leitfrage (»Wie kann ein Rechner zwei Zahlen addieren?«), ein Bauauftrag auf der Werkbank, eine Prüfung und am Ende ein neuer Chip. Was das Kind gebaut hat, benutzt es danach als Werkzeug, ohne sich um sein Inneres kümmern zu müssen, und kann trotzdem jederzeit hineinsehen. So wird erlebbar, wie Informatik mit Komplexität umgeht.

Ebene	Bausteine	Ergebnis (neuer Chip)
Gatter	Schalter, Lämpchen, NAND	NOT, AND, OR, XOR
Rechnen	Gatter	Halbaddierer, Volladdierer, 4-Bit-Addierer, ALU
Speichern	Gatter, Rückkopplung	Flipflop, Register, Zähler, RAM 16 × 4
Steuern	Register, Zähler, Decoder	Befehlszähler, Steuerwerk
Rechner	alle eigenen Chips	Zuse-4 auf der Systemplatine


5.2 Werkbank



Entwurf Werkbank: Volladdierer aus Gattern, Prüfung mit Wahrheitstabelle, »Chip erstellen«

- **Baustein-Grenze:** Der entstehende Chip hat einen Rahmen. Eingänge liegen links, Ausgänge rechts; jeder Anschluss hat einen Namen und eine Breite (1, 4 oder 8 Bit).
- **Bausteine** sind groß (mindestens 96 × 64 dp) und tragen Schaltzeichen nach DIN EN 60617 (&, =1, ≥1, 1). Selbst gebaute Chips tragen ein eigenes Kürzel und einen Stern.
- **Leitungen und Busse:** Eine Leitung trägt ein Bit, ein Bus 4 oder 8 Bit. Busse zeigen ihren Wert als Binär-, Hex- oder Dezimalzahl. Aufteilen und Zusammenfassen über eigene Bausteine (Splitter).
- **Pegel nie nur über Farbe:** 1 in der Akzentfarbe und durchgezogen, 0 grau und gestrichelt, unbestimmt als »?« mit Punktlinie.
- **Eingänge bedienen:** Tippen auf einen Eingang schaltet ihn um; die Simulation läuft sofort mit.
- **Prüfen:** Kombinatorische Bausteine werden über die vollständige Wahrheitstabelle geprüft, Speicher und Steuerwerke über Testfolgen (Takt für Takt). Jede Zeile wird mit der Simulation ausgeführt; Abweichungen werden markiert und können Schritt für Schritt nachvollzogen werden.
- **Chip erstellen:** erst nach bestandener Prüfung. Der Chip erhält Kürzel, Anschlussbild und wird lokal gespeichert. Änderungen an einem Chip erzeugen eine neue Version; bereits verbaute Chips behalten ihre Version, bis das Kind sie aktualisiert.
- **Blick hinein:** Doppeltippen öffnet einen Chip auf seiner eigenen Werkbank; der Pfad oben zeigt die Ebene (z. B. Systemplatine › ALU4 › VA).

5.3 Systemplatine



Entwurf Systemplatine: selbst gebaute Chips am Datenbus, Programm und Taktschritt

- Eine Hauptplatine mit Datenbus, Adressbus (ab Zuse 2) und Steuerleitungen; Steckplätze für Takt, Befehlszähler, Speicher, Steuerwerk, Register, ALU und Anzeige.
- Gesteckt werden nur geprüfte eigene Chips. Fehlt ein Chip, zeigt der Steckplatz, welche Stufe ihn liefert. Im freien Labor gibt es Werkstatt-Chips als Ersatz (gekennzeichnet).
- Takt mit wählbarer Geschwindigkeit (0,5–50 Hz) und Einzelschritt; Taktphasen holen, dekodieren, ausführen. In jedem Takt sind die aktiven Bausteine und der Buswert hervorgehoben, ein Satz erklärt, was gerade geschieht.
- Logikanalysator für frei wählbare Leitungen; Speicheransicht; Ausgabe über Lämpchen, Siebensegmentanzeige und (Zuse 2) Pixelmatrix.

5.4 Programmierebene

- **Zuse 1:** Programmtabelle in Maschinensprache für den eigenen 4-Bit-Befehlssatz »Zuse-4« (Arbeitsentwurf: LDA, ADD, SUB, STA, OUT, JMP, JZ, HLT; 16 Speicherworte). Jede Zeile zeigt Befehl, Binärcode und Wirkung; der Befehlszeiger läuft im Takt mit.
- **Zuse 2:** Assembler mit Marken und Kommentaren, Übersetzung sichtbar Zeile für Zeile; eigene Befehle lassen sich im Steuerwerk ergänzen.
- **Zuse 3:** Blöcke und Text für einen virtuellen Mikrocontroller; Peripherie (Taster, Lichtsensor, Motor) über die Anschluss-Leiste, gekoppelt an den Volta-Kern. Eine Brücke zu realer Hardware (z. B. ESP32) nur ohne Netz (USB) und nach eigener Entscheidung (Abschnitt 11).

5.5 Lernpfad Zuse 1 (Arbeitsentwurf)

Stufe	Leitfrage	Neuer Chip
0	Wie speichert ein Schalter eine Information?	– (Bit, Schalter, Lämpchen)
1	Wann leuchtet die Lampe, wenn zwei Schalter mitreden?	NOT, AND, OR aus NAND
2	Wie erkennt ein Rechner »ungleich«?	XOR
3	Wie addiert man zwei Bits?	Halbaddierer (HA)
4	Und wenn ein Übertrag dazukommt?	Volladdierer (VA)
5	Wie rechnet man mit Zahlen bis 15?	4-Bit-Addierer, ALU4 (Addieren, Subtrahieren)
6	Wie merkt sich eine Schaltung etwas?	Flipflop, Register (REG4)
7	Wie zählt ein Rechner?	Takt, Zähler, Befehlszähler (PC)
8	Wo wohnen Programm und Daten?	Decoder, RAM 16 × 4
9	Wer sagt den Bausteinen, was sie tun sollen?	Steuerwerk (STW)
10	Läuft er?	Zuse-4 auf der Systemplatine, erstes Programm

Die Freischaltung folgt Volta: Eine Stufe öffnet sich, wenn die vorige geschafft ist. Gestufte Hilfen führen bis zur Musterlösung; wer sie ansieht, baut den Chip trotzdem selbst nach, damit er im Fach landet.

5.6 Gestaltung der Zuse-Linie

Element	Gestaltung
Grundton	dunkel (Graphit #0E1217, Flächen #161C24), Platine mit Punktraster
Anschlüsse	goldene Lötpads (#C9A45C) statt beiger Kontaktfelder
Akzent je Band	Zuse 1 Cyan #22D3EE · Zuse 2 Lindgrün #A3E635 · Zuse 3 Violett #C4A1FF
Schrift	Monospace für Werte, Anschlüsse und Programme; Sans für Texte
Symbol	Chip mit »Z« aus Leiterbahnen; drei LEDs zeigen die Bandnummer binär
Pegel	1 = Akzent und durchgezogen, 0 = grau und gestrichelt, ? = Punktlinie
Barrierefreiheit	Bedienziele ≥ 48 dp, Anschlüsse ≥ 56 dp; Kontrast ≥ 4,5 : 1 für Texte; helle Variante für Präsentation und Druck

6. Technische Architektur

6.1 Schichten

- **logic/**: neue, Qt-freie C++17-Bibliothek (nur Standardbibliothek) für die Logiksimulation, parallel zu `core/`. Wiederverwendbar wie der Volta-Kern.
- **Modell:** Baustein-Definitionen, Werkbank, Systemplatine, Befehle (Rückgängig/Wiederholen), Prüfung; gemeinsam genutzte Dienste aus `app/src/services` (Inhalte, Fortschritt, Sprache, Einstellungen).
- **Oberfläche:** eigenes QML-Modul »Zuse« (Werkbank, Systemplatine, Logikanalysator, Programmeditor) mit eigenem Theme; gemeinsame Bausteine (Werkzeugleiste oben rechts, Info, Startseite mit Lernpfad) werden aus dem Volta-Modul übernommen oder herausgelöst.

- **Editionen:** `VOLTA_EDITION=zuse1|zuse2|zuse3` im selben Repository; eigene App-ID, eigenes Symbol, eigene Inhaltspakete.

6.2 Logiksimulation

- Ereignisgesteuert mit Einheitsverzögerung je Gatter; Werte 0, 1 und unbestimmt (X), für Busse zusätzlich hochohmig (Z) mit Bustreibern. Konflikte auf dem Bus werden angezeigt, nicht verschwiegen.
- Hierarchie bleibt erhalten: Chips werden zur Laufzeit wahlweise flach (Gatter) oder als geprüftes Verhaltensmodell simuliert. Ein Verhaltensmodell entsteht nur aus einer bestandenen Prüfung desselben Chips und wird bei Abweichungen verworfen (ehrliche Physik, übertragen auf Logik).
- Takt bis 50 Hz in der Darstellung, schneller im Hintergrund (Programmlauf); Zielgröße: Zuse-4 mit ca. 500 Gattern flach, Zuse 2 mit ca. 5.000 Gattern über Verhaltensmodelle.
- Zuse 3: Kopplung an den Volta-Kern an den Anschluss-Pins über Schwellwerte (Logik → Spannungsquelle, Spannung → Pegel), in festen Zeitschritten des Volta-Kerns.

6.3 Datenformate

- **Baustein-Definition** (JSON, versioniert, Schema in `content/schema/`): Name, Kürzel, Anschlüsse mit Breite, enthaltene Bausteine, Verbindungen, Prüfung (Wahrheitstabelle oder Testfolge), Version.
- **Eigene Chips** des Kindes lokal unter `QStandardPaths::AppDataLocation`, atomar gespeichert (QSaveFile); Export/Import als Datei für den Wechsel des Geräts.
- **Programme** als Textdatei (Assembler) bzw. JSON (Blöcke); **Stufen** wie Volta (`stufen.json`, Erfolg = Prüfung bestanden).

6.4 Befehlsmuster

Jede Änderung auf Werkbank und Systemplatine (Baustein setzen, verschieben, entfernen; Leitung oder Bus ziehen; Anschluss anlegen; Chip stecken) ist ein Befehl mit Rückgängig/Wiederholen, wie in Volta (ADR-0005). Eingänge umschalten, Takt und Einzelschritt sind Bedienhandlungen und keine Befehle.

7. Anforderungen an Zuse 1

ID	Bereich	Anforderung	Priorität
F1	Werkbank	Bausteine setzen, verbinden, Anschlüsse anlegen; Rückgängig/Wiederholen	MUSS
F2	Prüfen	Wahrheitstabelle und Testfolge laufen durch die Simulation, Abweichungen sichtbar	MUSS
F3	Chip	Chip nur nach bestandener Prüfung; Versionen; Blick hinein über alle Ebenen	MUSS
F4	Platine	Systemplatine mit Bus, Steckplätzen, Takt, Einzelschritt, Hervorhebung	MUSS
F5	Programm	Programmtabelle Zuse-4 mit Befehlszeiger und Binäransicht	MUSS
F6	Anzeige	Busse und Register wahlweise binär, hex, dezimal	SOLL
F7	Lernpfad	Stufen 0–10 mit Leitfrage, Hilfen, Musterlösung, Freischaltung	MUSS
F8	Logikanalysator	frei wählbare Leitungen über die letzten 32 Takte	SOLL
N1	Leistung	Zuse-4 flach mit 50 Hz Darstellungstakt, 60 fps auf dem Referenztablet	MUSS
N2	Bedienung	Ziele ≥ 48 dp, Anschlüsse ≥ 56 dp; Finger, Stift, Maus; Pegel nie nur Farbe	MUSS
N3	Datenschutz	offline, keine Datenerhebung, Chips nur lokal (ADR-0006)	MUSS
N4	Sprachen	DE, FR, EN, LU wie Volta	MUSS
N5	Größe	Installationsgröße < 80 MB	SOLL

8. Bewertete Alternativen

Option	Beschreibung	Pro	Contra	Entscheidung
A	Volta-Grundplatte mit Gatter-Bausteinen	Wiedererkennung, vorhandene Oberfläche	ab dem Addierer unübersichtlich; Rechner nicht baubar	verworfen
B	Steckbrett mit 74xx-Chips	authentisch, nah an echter Hardware	kleinteilig, sehr viele Leitungen, für Volta ausdrücklich Nicht-Ziel	verworfen
C	Werkbank und Systemplatine mit selbst gebauten Chips und Bussen	Abstraktion erlebbar, tablettauglich, trägt drei Bände	neue Oberfläche und Simulation	**gewählt**
D	reines Programmierspiel ohne Hardwareebene	schnell umsetzbar	verfehlt das Lernziel »wie ein Rechner funktioniert«	verworfen

9. Risiken und Maßnahmen

Nr.	Risiko	Eintritt	Auswirkung	Maßnahme
R1	Name »Zuse« markenrechtlich nicht verfügbar	MITTEL	HOCH	Recherche DPMA/EUIPO vor Beginn; Ersatzname vorhalten
R2	Stufen 8–10 (Speicher, Steuerwerk) für 12-Jährige zu schwer	MITTEL	HOCH	Erprobung mit Prototyp; Werkstatt-Chips; Steuerwerk teilweise vorgegeben
R3	Eigener fehlerhafter Chip blockiert den Lernpfad	HOCH	MITTEL	Chip nur nach Prüfung; gezielte Hilfe bei Abweichung; Musterlösung
R4	Leistung der flachen Simulation in Zuse 2	MITTEL	MITTEL	geprüfte Verhaltensmodelle; Leistungsmessung wie im Volta-Kern
R5	Systemplatine im Hochformat zu eng	MITTEL	MITTEL	Zoom/Verschieben, Steckplätze zweireihig, Platine scrollbar
R6	Ähnlichkeit zu bestehenden Lernangeboten	NIEDRIG	MITTEL	eigene Stufen, eigener Befehlssatz, eigene Texte und Gestaltung
R7	Aufwand bindet Kapazität vor Volta 1.0	MITTEL	HOCH	Zuse erst nach Veröffentlichung von Volta 1; nur Konzept und Prototyp vorher

10. Umsetzungsplan

Phase	Inhalt	Grobschätzung	Ergebnis
Z0	Markenrecherche, Prototyp Werkbank: Logikkern, 5 Gatter, Prüfen, Chip erstellen, Blick hinein; Erprobung mit 3–5 Jugendlichen	20–25 PT	Entscheidung über Fortsetzung
Z1	Logikbibliothek vollständig (X/Z, Busse, Verhaltensmodelle), Lernpfad Stufen 0–5	40–50 PT	Rechnen funktioniert
Z2	Speicher, Takt, Zähler, RAM; Logikanalysator; Stufen 6–8	30–40 PT	Speichern funktioniert
Z3	Systemplatine, Steuerwerk, Zuse-4, Programmtabelle; Stufen 9–10	35–45 PT	erster Programmlauf
Z4	Gestaltung, Übersetzungen, Erprobung, Paketierung	20–25 PT	Zuse 1 Version 1.0

Summe Zuse 1: ca. 145–185 PT (Grobschätzung, vor dem Prototyp unsicher). Zuse 2 und 3 werden nach Zuse 1 geschätzt. Beginn der Phasen Z1 ff. nach Veröffentlichung von Volta 1.

11. Offene Entscheidungen

Entscheidung	Spätestens
Ergebnis Markenrecherche »Zuse«; Produktzusätze für Zuse 2 und 3	vor Phase Z0
Befehlssatz Zuse-4 (Umfang, Breite der Adressen)	Ende Phase Z0
Repository: Zuse im Volta-Repository (Vorschlag) oder eigenes Repository mit gemeinsamer Bibliothek	vor Phase Z1
Brücke zu realer Hardware in Zuse 3 (USB, ohne Netz) ja/nein	Konzept Zuse 3
Anbindung an den Blockeditor UBBE	Konzept Zuse 3
Verwertungsweg (wie Volta)	vor Veröffentlichung Zuse 1

12. Fazit und Empfehlung

Die Zuse-Linie gewinnt durch die Trennung von Volta mehr, als sie verliert. Die Volta-Grundplatte bleibt das richtige Werkzeug für Elektrik und Elektronik; für Computertechnik braucht es eine Arbeitsfläche, die Abstraktion zum Prinzip macht. Werkbank und Systemplatine leisten das, bleiben auf dem Tablet bedienbar und tragen drei Bände. Geteilt wird alles, was nicht vom Fach abhängt: Plattform, Lernpfad, Inhalte, Sprachen, Regeln.

Empfohlene nächste Schritte: (1) ADR-0010 annehmen. (2) Markenrecherche »Zuse« beauftragen. (3) Prototyp der Werkbank (Phase Z0) erst nach dem Android-Pilot von Volta 1 starten. (4) Konzept Volta v3.0 beim nächsten Stand auf dieses Konzept verweisen lassen (Abschnitte 4.3, 6.3, 11.2).

Anhang: Begriffe

Begriff	Bedeutung
Baustein	alles, was auf Werkbank oder Platine gesetzt werden kann (Gatter, Chip, Ein-/Ausgabe)
Chip	vom Kind gebauter und geprüfter Baustein mit Kürzel, Anschlussbild und Version
Werkbank	Arbeitsfläche, auf der ein neuer Baustein entsteht
Systemplatine	Hauptplatine mit Bus und Steckplätzen, auf der der Rechner entsteht
Bus	Bündel aus 4 oder 8 Leitungen mit einem gemeinsamen Wert
Pegel	Zustand einer Leitung: 0, 1, unbestimmt (X), hochohmig (Z)
Prüfung	Wahrheitstabelle oder Testfolge, die ein Baustein bestehen muss
Blick hinein	Öffnen eines Chips auf seiner eigenen Werkbank
Zuse-4	der 4-Bit-Rechner aus Zuse 1 mit eigenem Befehlssatz

Referenzen

- Konzept Volta – Das Elektronik-Labor v3.0 (`docs/Konzept_Volta_v3.0.pdf`)
- ADR-0010: Zuse als eigene Produktlinie (`docs/adr/0010-zuse-eigene-linie.md`)
- Entwürfe: `docs/zuse/entwurf_werkbank.png`, `entwurf_systemplatine.png`, `entwurf_linie_zuse.png`