Zuse – Computertechnik

Konzept der Zuse-Reihe: Zuse 1 · Zuse 2 · Zuse 3

Vom Gatter zum selbst gebauten Rechner · Qt 6 und C++ · offline, ohne Konto, ohne Datenerhebung

Dokument	Konzept
Version	0.2
Status	ENTWURF
Autor	Daniel Zeimentz · DC Software Engineering
Datum	13.10.2026
Bezug	Konzept Volta v3.0 (Abschnitte 4.3, 6.3, 11.2), ADR-0001, ADR-0005, ADR-0006, ADR-0009, ADR-0010
Zielplattformen	Android (Tablet), iPadOS, Windows und Linux x86-64, macOS
Änderungen zu v0.1	Entstehung und verworfener Entwurf, Bedienung und Gesten, Tablet-Layout, Farblinien, Lernpfade Zuse 2 und 3, Bausteinformat, Plattformen und Mac-Entwicklung, Datenschutz



Gestaltungsentwurf der Zuse-Reihe (Symbole und Farben)

Inhalt

Inhalt 2

1. Zusammenfassung 4

2. Ausgangslage und Entstehung 4

2.1 Ausgangspunkt im Konzept Volta v3.0 . . . 4

2.2 Erster Entwurf: Zuse auf der Volta-Grundplatte . . . 4

2.3 Entscheidung für eine eigene Linie . . . 5

3. Ziele und Nicht-Ziele 5

3.1 Ziele . . . 5

3.2 Nicht-Ziele . . . 6

4. Die Zuse-Reihe 6

4.1 Bände . . . 6

4.2 Verhältnis zu Volta . . . 7

5. Lösungskonzept 7

5.1 Leitidee: Aus Einfachem wird ein Baustein . . . 7

5.2 Werkbank . . . 8

5.3 Systemplatine . . . 9

5.4 Programmierebene . . . 9

5.5 Bedienung und Gesten . . . 10

6. Gestaltung der Zuse-Linie 10

7. Lernpfade 11

7.1 Zuse 1 (Arbeitsentwurf) . . . 11

7.2 Zuse 2 (Skizze) . . . 12

7.3 Zuse 3 (Skizze) . . . 12

8. Technische Architektur 12

8.1 Schichten . . . 12

8.2 Logiksimulation . . . 12

8.3 Datenformate . . . 13

8.4 Befehlsmuster . . . 13

9. Plattformen und Paketierung 13

10. Datenschutz und Kindersicherheit 14

11. Anforderungen an Zuse 1 15

12. Bewertete Alternativen 15

13. Risiken und Maßnahmen 16

14. Umsetzungsplan **16**

15. Offene Entscheidungen **17**

16. Fazit und Empfehlung **17**

Anhang A: Begriffe **18**

Anhang B: Referenzen **18**

1. Zusammenfassung

Zuse ist eine eigene Produktlinie von DC Software Engineering neben Volta. Sie führt Jugendliche von 12 bis 16 Jahren vom einzelnen Bit über Gatter, Rechenwerk und Speicher bis zu einem selbst gebauten Rechner, den sie anschließend programmieren. Das Konzept Volta v3.0 sah Zuse 1 noch als Erweiterung der Volta-Reihe auf derselben Grundplatte vor. Entwürfe haben gezeigt, dass das für Computertechnik nicht trägt. Zuse wird deshalb auf eigene Beine gestellt: eigene Arbeitsfläche, eigene Simulation, eigene Gestaltung.

Kern ist die **Abstraktionsleiter**. Auf der **Werkbank** baut das Kind aus vorhandenen Bausteinen einen neuen, prüft ihn mit Wahrheitstabelle oder Testfolge und speichert ihn als **Chip**. Dieser Chip steht in der nächsten Stufe als Baustein zur Verfügung. Auf der **Systemplatine** stecken am Ende die selbst gebauten Chips an einem gemeinsamen Bus und bilden einen Rechner. »Blick hinein« öffnet jeden Chip bis hinunter zum Gatter.

Die Reihe umfasst drei Bände: **Zuse 1** (Gatter bis 4-Bit-Rechner), **Zuse 2** (8-Bit-CPU und Assembler), **Zuse 3** (Mikrocontroller mit Sensoren und Aktoren, Brücke zurück zur Volta-Elektrik). Geteilt mit Volta werden Qt-Stapel, Plattformen, Lernpfad, Inhaltspakete, Mehrsprachigkeit, Befehlsmuster und alle Regeln zu Datenschutz, Kindersicherheit und Barrierefreiheit. Neu sind eine ereignisgesteuerte Logiksimulation (Qt-frei), Werkbank und Systemplatine als Oberfläche und eine Gestaltungslinie, die zur Informationstechnik passt.

Empfehlung: ADR-0010 annehmen; Volta 1 bleibt vorrangig. Vor der Umsetzung: Markenrecherche »Zuse«, Prototyp der Werkbank (fünf Gatter, Prüfen, Chip erstellen, Blick hinein) und Erprobung mit drei bis fünf Jugendlichen.

2. Ausgangslage und Entstehung

2.1 Ausgangspunkt im Konzept Volta v3.0

Das Volta-Konzept beschreibt Zuse 1 in Abschnitt 4.3 als Fortsetzung von Volta 3: Aus Schaltern und Lämpchen entstehen Bits, aus Gattern ein Addierer, aus Kippstufen ein Speicher, aus Taktgeber und Befehlsdecoder ein Kleinstrechner. Es nennt einen eigenen Simulationsmodus auf Gatter- und Registerebene, einen Programmiereditor und eine mögliche Anbindung an den Blockeditor UBBE und an Mikrocontroller wie den ESP32. Als größte technische Hürde gilt die Kopplung der Logiksimulation an den analogen Kern ohne Zeitversatz (Abschnitt 6.3). Der Aufwand ist mit »eigenes Konzept« angegeben (Abschnitt 11.2).

2.2 Erster Entwurf: Zuse auf der Volta-Grundplatte

Ein erster Bildentwurf setzte Zuse 1 auf die bekannte Volta-Grundplatte: ein »Rechnerpult« statt Batteriepult (Takt, Einzelschritt, Reset, Kippschalter für zwei 4-Bit-Zahlen, Ausgabe-Lämpchen), Gatter als Bausteine auf den Kontaktfeldern, Leitungen mit Pegelanzeige, rechts ein Logikanalysator, unten ein Speichermodul. Der Entwurf zeigt einen Addierer für 6 + 3 = 9.



Verworfener Entwurf: Zuse 1 auf der Volta-Grundplatte (Addierer, Rechnerpult, Logikanalysator)

Dabei wurde deutlich:

- Schon der Addierer füllt die Platte; ein 4-Bit-Rechner besteht aus mehreren Hundert Gattern. Auf Kontaktfeldern mit Einzelleitungen entsteht ein Leitungsknäuel, das auf dem Tablet nicht bedienbar ist und die Mindestgrößen (Bedienelemente 48 dp, Kontaktfelder 56 dp) nicht halten kann.
- Ein eng gerastertes Steckbrett mit 74xx-Bausteinen wäre authentisch, ist für Volta aber ausdrücklich ein Nicht-Ziel (Konzept Volta 3.2) und auf dem Tablet ebenso zu kleinteilig.
- Das eigentliche Lernziel der Computertechnik ist Abstraktion: Ein geprüfter Baustein wird zur Black Box und trägt die nächste Ebene. Die Grundplatte bildet das nicht ab.
- Die Kopplung an den analogen Kern ist für Zuse 1 und 2 didaktisch nicht nötig; gebraucht wird sie erst in Zuse 3 an den Anschlüssen nach außen.

2.3 Entscheidung für eine eigene Linie

Daraus folgte der Schnitt: Zuse wird eine eigene Reihe mit eigener Arbeitsfläche (Werkbank und Systemplatine), eigener Logiksimulation und eigener Gestaltungslinie. Zugleich wurde für die Volta-Reihe festgehalten, dass sich die Bände farblich unterscheiden (Abschnitt 4.2). Die Entscheidung ist als ADR-0010 vorgeschlagen.

3. Ziele und Nicht-Ziele

3.1 Ziele

- **Verstehen, wie ein Rechner funktioniert**, vom Bit bis zum laufenden Programm, durch eigenes Bauen statt Zuschauen.
- **Alles selbst gebaut:** Jede Ebene entsteht aus den geprüften Bausteinen der vorigen. Am Ende läuft ein Rechner aus Chips, die das Kind selbst gebaut hat.

- **Abstraktion erlebbar:** Baustein wird Chip, Chip wird Baustein; »Blick hinein« verbindet die Ebenen jederzeit.
- **Ehrliche Simulation:** Verhalten entsteht aus der Logiksimulation, nie aus hinterlegten Ergebnissen (Volta-Regel 3, übertragen auf Logik).
- **Tablet zuerst:** wenige, große Bedienziele; Busse statt Einzelleitungen; Finger, Stift und Maus gleichwertig; Hoch- und Querformat.
- **Eigenständige Gestaltung** mit Bezug zur Informationstechnik, erkennbar verwandt mit Volta.
- Offline, ohne Konto, ohne Werbung, ohne Käufe in der App, ohne Datenerhebung; mehrsprachig (DE, FR, EN, LU).

3.2 Nicht-Ziele

- Kein Nachbau eines Steckbretts mit Standard-Logikbausteinen (74xx); Pinbelegungen realer Chips sind kein Pflichtwissen.
- Keine Hochsprachen-Entwicklungsumgebung; programmiert wird in Maschinensprache, Assembler und Blöcken.
- Keine Online-Funktionen: kein Cloud-Compiler, kein Teilen über Server, kein Nachladen von Paketen.
- Keine analoge Detailsimulation in Zuse 1 und 2 (Pegel sind 0 und 1, keine Spannungen).
- Keine Punkte, Münzen oder Ranglisten; belohnt wird das Funktionieren.
- Keine Nachbildung bestehender Kurse oder Lernspiele (z. B. Nand2Tetris oder Logik-Puzzlespiele): Befehlssatz, Stufen, Texte und Gestaltung sind Eigenentwicklungen.

4. Die Zuse-Reihe

4.1 Bände

Band	Alter	Schwerpunkte	Neu gegenüber dem Vorgänger
Zuse 1	12–16	Bit, Gatter, Wahrheitstabelle, Halb- und Volladdierer, 4-Bit-Rechenwerk, Flipflop und Register, Takt und Zähler, Speicher, Steuerwerk, 4-Bit-Rechner »Zuse-4« mit eigenem Befehlssatz, Maschinensprache	Werkbank, Chip erstellen, Systemplatine, Logikanalysator, Programmtabelle
Zuse 2	13–16	8-Bit-Datenweg, Adressbus, Sprünge und Bedingungen, Stapel und Unterprogramme, Ein-/Ausgabe-Ports, Assembler mit Marken, einfache Spiele und Anzeigen	8-Bit-Busse, Assembler-Editor, Speicheransicht, Pixelmatrix
Zuse 3	14–16	Mikrocontroller als fertiger Chip, Anschlüsse nach außen, Sensoren und Aktoren, Zeitgeber und Unterbrechungen, Programmieren in Blöcken und Text	Anschluss-Leiste mit Kopplung an den Volta-Kern, Block-Editor, virtuelle Peripherie

Jeder Band ist eine eigene App mit eigener Altersstufe, wie in der Volta-Reihe. Produktnamen: »Zuse 1 – Computertechnik für Einsteiger«; die Zusätze für Zuse 2 und 3 sind offen. Der Name verweist auf Konrad Zuse und die Z1; die Markenrecherche steht aus (Risiko R1). Konzeptbasis für Zuse 2 und 3 sind Arbeitsentwürfe; das Volta-Konzept kennt bisher nur Zuse 1.

4.2 Verhältnis zu Volta

Bereich	Gemeinsam mit Volta	Eigen in Zuse
Arbeitsfläche	Pointer Handlers, Zoom/Verschieben, Mindestgrößen, Tablet-Layout	Werkbank und Systemplatine statt Grundplatte mit Kontaktfeldern
Simulation	Prinzip »ehrlich«, Qt-freie Bibliothek (C++17, nur Standardbibliothek)	ereignisgesteuerte Logiksimulation; Volta-Kern nur in Zuse 3 an den Anschlüssen
Lernpfad	Stufen, Freischaltung, Fortschritt, gestufte Hilfen, Musterlösung	Erfolg = bestandene Prüfung eines Bausteins oder Programms
Rückgängig	Befehlsmuster (ADR-0005)	eigene Befehle für Werkbank und Platine
Inhalte	Inhaltspakete (JSON), Mehrsprachigkeit, Einbettung als Qt-Ressource (ADR-0009)	Bausteinformat, Programme
Plattformen	Android, iPadOS, Windows, Linux, macOS; Paketierung, Symbole aus SVG	–
Gestaltung	Bedienmuster, Schriftstufen A−/A+, Sprache und Info oben rechts	eigene Linie: dunkle Platine, Lötpads, Monospace, Akzent je Band

Farblinien beider Reihen: Volta 1 Navy/Orange, Volta 2 Petrol/Bernstein, Volta 3 Aubergine/Cyan (je Band eigener Rahmen, Grundplatte und Funktionsfarben gleich); Zuse 1 Cyan, Zuse 2 Lindgrün, Zuse 3 Violett auf Graphit.


5. Lösungskonzept

5.1 Leitidee: Aus Einfachem wird ein Baustein

Jede Stufe hat dieselbe Form: eine Leitfrage (»Wie kann ein Rechner zwei Zahlen addieren?«), ein Bauauftrag auf der Werkbank, eine Prüfung und am Ende ein neuer Chip. Was das Kind gebaut hat, benutzt es danach als Werkzeug, ohne sich um sein Inneres kümmern zu müssen, und kann trotzdem jederzeit hineinsehen.

Ebene	Bausteine	Ergebnis (neuer Chip)
Gatter	Schalter, Lämpchen, NAND	NOT, AND, OR, XOR
Rechnen	Gatter	Halbaddierer, Volladdierer, 4-Bit-Addierer, ALU
Speichern	Gatter, Rückkopplung	Flipflop, Register, Zähler, RAM 16 × 4
Steuern	Register, Zähler, Decoder	Befehlszähler, Steuerwerk
Rechner	alle eigenen Chips	Zuse-4 auf der Systemplatine


5.2 Werkbank



Entwurf Werkbank: Volladdierer aus Gattern, Prüfung mit Wahrheitstabelle, »Chip erstellen«

- **Baustein-Grenze:** Der entstehende Chip hat einen Rahmen. Eingänge links, Ausgänge rechts; jeder Anschluss hat einen Namen und eine Breite (1, 4 oder 8 Bit).
- **Bausteine** sind groß (mindestens 96 × 64 dp) und tragen Schaltzeichen nach DIN EN 60617 (&, =1, ≥1, 1). Selbst gebaute Chips tragen ein eigenes Kürzel und einen Stern (★).
- **Leitungen und Busse:** Eine Leitung trägt ein Bit, ein Bus 4 oder 8 Bit; Busse zeigen ihren Wert binär, hex oder dezimal. Aufteilen und Zusammenfassen über eigene Bausteine (Splitter).
- **Pegel nie nur über Farbe:** 1 in der Akzentfarbe und durchgezogen, 0 grau und gestrichelt, unbestimmt als »?« mit Punktlinie.
- **Eingänge bedienen:** Tippen schaltet einen Eingang um; die Simulation läuft sofort mit.
- **Prüfen:** kombinatorische Bausteine über die vollständige Wahrheitstabelle, Speicher und Steuerwerke über Testfolgen Takt für Takt. Jede Zeile läuft durch die Simulation; Abweichungen werden markiert und lassen sich Schritt für Schritt nachvollziehen.
- **Chip erstellen:** erst nach bestandener Prüfung. Der Chip erhält Kürzel und Anschlussbild und wird lokal gespeichert. Änderungen erzeugen eine neue Version; verbaute Chips behalten ihre Version, bis das Kind sie aktualisiert.
- **Blick hinein:** Doppeltippen öffnet einen Chip auf seiner eigenen Werkbank; die Pfadanzeige oben zeigt die Ebene (z. B. Systemplatine › ALU4 › VA).

5.3 Systemplatine



Entwurf Systemplatine: selbst gebaute Chips am Datenbus, Programm und Taktschritt

- Hauptplatine mit Datenbus, Adressbus (ab Zuse 2) und Steuerleitungen; Steckplätze für Takt, Befehlszähler, Speicher, Steuerwerk, Register A und B, ALU und Anzeige.
- Gesteckt werden nur geprüfte eigene Chips. Fehlt einer, zeigt der Steckplatz, welche Stufe ihn liefert. Im freien Labor gibt es gekennzeichnete Werkstatt-Chips als Ersatz.
- Takt mit wählbarer Geschwindigkeit (0,5–50 Hz) und Einzelschritt; Taktphasen holen, dekodieren, ausführen. In jedem Takt sind die aktiven Bausteine und der Buswert hervorgehoben; ein Satz erklärt, was geschieht (»RAM legt 1001 auf den Bus, die Anzeige übernimmt den Wert«).
- Logikanalysator für frei wählbare Leitungen, Speicheransicht, Ausgabe über Lämpchen, Siebensegmentanzeige und (Zuse 2) Pixelmatrix.

5.4 Programmierebene

- **Zuse 1:** Programmtabelle in Maschinensprache für den eigenen Befehlssatz »Zuse-4« (Arbeitsentwurf: LDA, ADD, SUB, STA, OUT, JMP, JZ, HLT; 16 Speicherworte zu 4 Bit). Jede Zeile zeigt Befehl, Binärcode und Wirkung; der Befehlszeiger läuft im Takt mit.
- **Zuse 2:** Assembler mit Marken und Kommentaren; die Übersetzung ist Zeile für Zeile sichtbar. Eigene Befehle lassen sich im Steuerwerk ergänzen.
- **Zuse 3:** Blöcke und Text für einen virtuellen Mikrocontroller; Peripherie über die Anschluss-Leiste. Eine Brücke zu realer Hardware (z. B. ESP32) nur ohne Netz über USB und nach eigener Entscheidung (Abschnitt 15).

```
; Zuse-4: zwei Zahlen addieren und ausgeben (Arbeitsentwurf)
0  LDA 14     ; A <- RAM[14]
1  ADD 15     ; A <- A + RAM[15]
2  OUT        ; Anzeige <- A
3  HLT
14 0110       ; 6
15 0011       ; 3   -> Anzeige 1001 (9)
```

5.5 Bedienung und Gesten

Aktion	Touch/Stift	Maus/Tastatur
Baustein setzen	aus dem Fach ziehen	ziehen
Leitung oder Bus ziehen	von Anschluss zu Anschluss ziehen	ziehen
Eingang umschalten	tippen	klicken, Leertaste bei Fokus
Blick hinein	doppeltippen	Doppelklick, Eingabetaste
Kontextmenü	langer Druck	Rechtsklick
Zoom / Verschieben	zwei Finger	Strg + Mausrad / Leertaste + Ziehen, mittlere Maustaste
Rückgängig / Wiederholen	Knöpfe in der Werkzeugleiste	Strg+Z / Strg+Y
Takt / Einzelschritt	Knöpfe im Pult	Strg+Eingabe / Pfeil rechts

- Mindestgrößen wie Volta: Bedienelemente ≥ 48 dp, Anschlüsse ≥ 56 dp; Touch startet in Originalgröße, ein Knopf wechselt zur Übersicht.
- Unter 1280 dp Breite (Hochformat, iPad) schmale Werkzeugleiste; im Hochformat liegt das Bauteilfach unten, Seitenfelder liegen eingeklappt über der Arbeitsfläche.
- Pfadanzeige (Werkbank › Baustein) und »Zurück« führen zwischen den Ebenen.

6. Gestaltung der Zuse-Linie



Gestaltungsentwurf: Symbole und Farben von Zuse 1, 2 und 3

Element	Gestaltung
Grundton	dunkel: Graphit #0E1217, Flächen #161C24, Platine #10161D mit Punktraster
Anschlüsse	goldene Lötpads (#C9A45C) statt beiger Kontaktfelder
Akzent je Band	Zuse 1 Cyan #22D3EE · Zuse 2 Lindgrün #A3E635 · Zuse 3 Violett #C4A1FF

Element	Gestaltung
Schrift	Monospace für Werte, Anschlüsse, Programme und Überschriften im Code-Stil (»// Bausteine«); Sans für erklärende Texte
Symbol	Chip mit »Z« aus Leiterbahnen und Durchkontaktierungen; drei LEDs zeigen die Bandnummer binär (001, 010, 011)
Pegel	1 = Akzent und durchgezogen, 0 = grau und gestrichelt, ? = Punktlinie
Werkzeugleiste	Symbol, Stufenauswahl (»05 · Volladdierer«), Rückgängig/Wiederholen, Pfadanzeige, Logikanalysator, Programm, BIN|HEX; oben rechts Sprache, Info, Einstellungen wie Volta
Barrierefreiheit	Kontrast ≥ 4,5 : 1 für Texte; helle Variante für Präsentation und Druck; Animationen reduzierbar

7. Lernpfade

7.1 Zuse 1 (Arbeitsentwurf)

Stufe	Leitfrage	Neuer Chip
0	Wie speichert ein Schalter eine Information?	– (Bit, Schalter, Lämpchen)
1	Wann leuchtet die Lampe, wenn zwei Schalter mitreden?	NOT, AND, OR aus NAND
2	Wie erkennt ein Rechner »ungleich«?	XOR
3	Wie addiert man zwei Bits?	Halbaddierer (HA)
4	Und wenn ein Übertrag dazukommt?	Volladdierer (VA)
5	Wie rechnet man mit Zahlen bis 15?	4-Bit-Addierer, ALU4 (Addieren, Subtrahieren)
6	Wie merkt sich eine Schaltung etwas?	Flipflop, Register (REG4)
7	Wie zählt ein Rechner?	Takt, Zähler, Befehlszähler (PC)
8	Wo wohnen Programm und Daten?	Decoder, RAM 16 × 4
9	Wer sagt den Bausteinen, was sie tun sollen?	Steuerwerk (STW)
10	Läuft er?	Zuse-4 auf der Systemplatine, erstes Programm

Freischaltung wie Volta: Eine Stufe öffnet sich, wenn die vorige geschafft ist. Gestufte Hilfen führen bis zur Musterlösung; wer sie ansieht, baut den Chip trotzdem selbst nach, damit er im Fach landet.

7.2 Zuse 2 (Skizze)

Stufe	Thema	Ergebnis
1	Von 4 auf 8 Bit: Busse verbreitern, Splitter	ALU8, REG8
2	Mehr Speicher: Adressbus, Adressdecoder	RAM 256 × 8
3	Entscheidungen: Flags (Null, Übertrag), bedingte Sprünge	erweitertes Steuerwerk
4	Stapel und Unterprogramme	Stapelzeiger, CALL/RET
5	Ein- und Ausgabe: Ports, Tasten, Pixelmatrix	Port-Chips
6	Assembler: Marken, Kommentare, Übersetzung	Programme statt Tabellen
7	Eigene Befehle im Steuerwerk	erweiterter Befehlssatz
8	Projekt: kleines Spiel auf der Pixelmatrix	Zuse-8

7.3 Zuse 3 (Skizze)

Stufe	Thema	Ergebnis
1	Der Mikrocontroller als Chip: alles auf einem Baustein	Anschluss-Leiste
2	Digitale Ein- und Ausgänge: Taster, LED	erste Blockprogramme
3	Analoge Eingänge: Lichtsensor, Temperatur (über den Volta-Kern)	Analog-Digital-Wandler
4	Pulsweite: LED dimmen, Motor regeln	PWM
5	Zeitgeber und Unterbrechungen	Blinker ohne Warteschleife
6	Von Blöcken zu Text	gleiches Programm in Textform
7	Projekt: Nachtlicht, Messstation oder Ampel	eigenes Gerät (virtuell)

8. Technische Architektur

8.1 Schichten

- **logic/**: neue, Qt-freie C++17-Bibliothek (nur Standardbibliothek) für die Logiksimulation, parallel zu `core/`; wiederverwendbar wie der Volta-Kern.
- **Modell:** Baustein-Definitionen, Werkbank, Systemplatine, Befehle, Prüfung; gemeinsam genutzte Dienste aus `app/src/services` (Inhalte, Fortschritt, Sprache, Einstellungen).
- **Oberfläche:** eigenes QML-Modul »Zuse« (Werkbank, Systemplatine, Logikanalysator, Programmeditor) mit eigenem Theme; gemeinsame Bausteine (Werkzeugleiste oben rechts, Info, Startseite mit Lernpfad) werden aus dem Volta-Modul übernommen oder herausgelöst.
- **Editionen:** `VOLTA_EDITION=zuse1|zuse2|zuse3` im selben Repository (Vorschlag); eigene App-ID (`com.dcsoftwareengineering.zuse1` …), eigener Name, eigenes Symbol, eigene Inhaltspakete.

8.2 Logiksimulation

- Ereignisgesteuert mit Einheitsverzögerung je Gatter; Werte 0, 1 und unbestimmt (X), für Busse zusätzlich hochohmig (Z) mit Bustreibern. Buskonflikte werden angezeigt, nicht verschwiegen.

- Hierarchie bleibt erhalten: Chips laufen wahlweise flach (Gatter) oder als Verhaltensmodell. Ein Verhaltensmodell entsteht nur aus einer bestandenen Prüfung desselben Chips und wird bei Abweichungen verworfen.
- Darstellungstakt bis 50 Hz, schneller im Hintergrund (Programmlauf). Zielgrößen: Zuse-4 mit ca. 500 Gattern flach, Zuse 2 mit ca. 5.000 Gattern über Verhaltensmodelle.
- Zuse 3: Kopplung an den Volta-Kern an den Anschluss-Pins über Schwellwerte (Logik → Spannungsquelle, Spannung → Pegel) in festen Zeitschritten des Volta-Kerns.
- Leistungsmessung wie im Volta-Kern (eigenes Messprogramm, Referenztablet).

8.3 Datenformate

Baustein-Definitionen sind JSON mit deutschen Schlüsseln (wie die Volta-Inhaltspakete), versioniert, mit Schema in `content/schema/`. Arbeitsentwurf:

```
{
  "schema_version": 1,
  "kuerzel": "VA",
  "name": "baustein.volladdierer",
  "version": 2,
  "anschluesse": [
    {"name": "A", "richtung": "ein", "breite": 1},
    {"name": "B", "richtung": "ein", "breite": 1},
    {"name": "Cin", "richtung": "ein", "breite": 1},
    {"name": "S", "richtung": "aus", "breite": 1},
    {"name": "Cout", "richtung": "aus", "breite": 1}
  ],
  "bausteine": [
    {"id": "x1", "typ": "XOR"}, {"id": "x2", "typ": "XOR"},
    {"id": "u1", "typ": "AND"}, {"id": "u2", "typ": "AND"}, {"id": "o1", "typ": "OR"}
  ],
  "verbindungen": [["A", "x1.a"], ["B", "x1.b"], ["x1.y", "x2.a"], ["Cin", "x2.b"], ["x2.y", "S"]],
  "pruefung": {"art": "wahrheitstabelle"}
}
```

- **Eigene Chips** lokal unter `QStandardPaths::AppDataLocation`, atomar gespeichert (QSaveFile); Export und Import als Datei für den Gerätewechsel.
- **Programme** als Textdatei (Assembler) bzw. JSON (Blöcke); **Stufen** wie Volta (`stufen.json`, Erfolg = Prüfung bestanden).
- **Inhaltspakete** (Stufen, Texte, Musterlösungen, Werkstatt-Chips) als Qt-Ressource eingebettet (ADR-0009).

8.4 Befehlsmuster

Jede Änderung auf Werkbank und Systemplatine (Baustein setzen, verschieben, entfernen; Leitung oder Bus ziehen; Anschluss anlegen; Chip stecken; Chip-Version aktualisieren) ist ein Befehl mit Rückgängig/Wiederholen (ADR-0005). Eingänge umschalten, Takt und Einzelschritt sind Bedienhandlungen und keine Befehle.

9. Plattformen und Paketierung

Zuse nutzt die Plattformarbeit von Volta unverändert (Stand: Pull Request #1 »Mobil: Android- und iPad-Version vorbereiten«):

Plattform	Stand und Vorgehen
Android	Tablet zuerst; minSdk 26; Manifest ohne Berechtigungen (kein INTERNET), keine Cloud-Sicherung; App Bundle mit arm64-v8a und armeabi-v7a; adaptives Symbol und Startthema aus tools/make_icons.py

Plattform	Stand und Vorgehen
iPadOS	nur iPad, alle Ausrichtungen, Split View; Info.plist, Datenschutz-Manifest, LaunchScreen; baubar nur auf macOS mit Xcode; Qt-Lizenzweg für iOS vor Veröffentlichung entscheiden
macOS	App-Bundle mit Info.plist und .icns, macdeployqt; Weitergabe nur signiert (Developer ID) und notarisiert
Windows, Linux	Desktop-Ausgabe mit Startbildschirm, Mindestfenster 1280 × 720, volle Tastaturbedienung

- Entwicklung auf einem (auch geliehenen) Mac: eigenes Benutzerkonto, eigene Apple-ID, Xcode, Qt 6.11 für macOS und iOS, Claude Code im Repository; Schritte in docs/platforms.md.
- Größenziel < 80 MB je Plattform; Leistung 60 fps auf dem Referenztablet.
- Store-Einordnung: Kinder- bzw. Bildungskategorie, Altersstufe je Band.

10. Datenschutz und Kindersicherheit

- Vollständig offline; kein Konto, keine Analyse, keine Werbung, keine Käufe in der App (ADR-0006).
- Eigene Chips, Programme und Fortschritt bleiben auf dem Gerät; Weitergabe nur als Datei durch das Kind oder die Eltern.
- Keine Netzwerkfunktionen, auch nicht für Zuse 3: eine Brücke zu realer Hardware höchstens über USB.
- Externe Links nur hinter der Elternschranke; Supportangaben ohne Namen, Profile oder Inhalte.
- Verwaltete Konfiguration für Schulen wie Volta (Sprache, freigegebene Stufen, Elternbereich).

11. Anforderungen an Zuse 1

ID	Bereich	Anforderung	Priorität
F1	Werkbank	Bausteine setzen, verbinden, Anschlüsse anlegen; Rückgängig/Wiederholen	MUSS
F2	Prüfen	Wahrheitstabelle und Testfolge laufen durch die Simulation, Abweichungen sichtbar	MUSS
F3	Chip	Chip nur nach bestandener Prüfung; Versionen; Blick hinein über alle Ebenen	MUSS
F4	Platine	Systemplatine mit Bus, Steckplätzen, Takt, Einzelschritt, Hervorhebung	MUSS
F5	Programm	Programmtabelle Zuse-4 mit Befehlszeiger und Binäransicht	MUSS
F6	Anzeige	Busse und Register wahlweise binär, hex, dezimal	SOLL
F7	Lernpfad	Stufen 0–10 mit Leitfrage, Hilfen, Musterlösung, Freischaltung	MUSS
F8	Logikanalysator	frei wählbare Leitungen über die letzten 32 Takte	SOLL
F9	Export	eigene Chips als Datei exportieren und importieren	SOLL
N1	Leistung	Zuse-4 flach mit 50 Hz Darstellungstakt, 60 fps auf dem Referenztablet	MUSS
N2	Bedienung	Ziele ≥ 48 dp, Anschlüsse ≥ 56 dp; Finger, Stift, Maus; Pegel nie nur Farbe	MUSS
N3	Datenschutz	offline, keine Datenerhebung, Chips nur lokal (ADR-0006)	MUSS
N4	Sprachen	DE, FR, EN, LU wie Volta	MUSS
N5	Größe	Installationsgröße < 80 MB	SOLL
N6	Formate	Hoch- und Querformat, Fenster ab 1280 × 720 auf dem Desktop	MUSS

12. Bewertete Alternativen

Option	Beschreibung	Pro	Contra	Entscheidung
A	Volta-Grundplatte mit Gatter-Bausteinen und Rechnerpult (Entwurf 2.2)	Wiedererkennung, vorhandene Oberfläche	ab dem Addierer unübersichtlich; Rechner nicht baubar	verworfen
B	Steckbrett mit 74xx-Chips	authentisch, nah an echter Hardware	kleinteilig, sehr viele Leitungen, Nicht-Ziel der Reihe	verworfen
C	Werkbank und Systemplatine mit selbst gebauten Chips und Bussen	Abstraktion erlebbar, tablettauglich, trägt drei Bände	neue Oberfläche und Simulation	**gewählt**
D	reines Programmierspiel ohne Hardwareebene	schnell umsetzbar	verfehlt das Lernziel »wie ein Rechner funktioniert«	verworfen

13. Risiken und Maßnahmen

Nr.	Risiko	Eintritt	Auswirkung	Maßnahme
R1	Name »Zuse« markenrechtlich nicht verfügbar	MITTEL	HOCH	Recherche DPMA/EUIPO vor Beginn; Ersatzname vorhalten
R2	Stufen 8–10 (Speicher, Steuerwerk) für 12-Jährige zu schwer	MITTEL	HOCH	Erprobung mit Prototyp; Werkstatt-Chips; Steuerwerk teilweise vorgegeben
R3	Eigener fehlerhafter Chip blockiert den Lernpfad	HOCH	MITTEL	Chip nur nach Prüfung; gezielte Hilfe bei Abweichung; Musterlösung
R4	Leistung der flachen Simulation in Zuse 2	MITTEL	MITTEL	geprüfte Verhaltensmodelle; Leistungsmessung
R5	Systemplatine im Hochformat zu eng	MITTEL	MITTEL	Zoom/Verschieben, zweireihige Steckplätze, scrollbare Platine
R6	Ähnlichkeit zu bestehenden Lernangeboten	NIEDRIG	MITTEL	eigene Stufen, eigener Befehlssatz, eigene Texte und Gestaltung
R7	Aufwand bindet Kapazität vor Volta 1.0	MITTEL	HOCH	Zuse erst nach Veröffentlichung von Volta 1; vorher nur Konzept und Prototyp
R8	Qt-Lizenzweg für iOS ungeklärt	MITTEL	MITTEL	gemeinsame Entscheidung mit Volta vor Phase 5b

14. Umsetzungsplan

Phase	Inhalt	Grobschätzung	Ergebnis
Z0	Markenrecherche; Prototyp Werkbank: Logikkern, 5 Gatter, Prüfen, Chip erstellen, Blick hinein; Erprobung mit 3–5 Jugendlichen	20–25 PT	Entscheidung über Fortsetzung
Z1	Logikbibliothek vollständig (X/Z, Busse, Verhaltensmodelle), Lernpfad Stufen 0–5	40–50 PT	Rechnen funktioniert
Z2	Speicher, Takt, Zähler, RAM; Logikanalysator; Stufen 6–8	30–40 PT	Speichern funktioniert
Z3	Systemplatine, Steuerwerk, Zuse-4, Programmtabelle; Stufen 9–10	35–45 PT	erster Programmlauf
Z4	Gestaltung, Übersetzungen, Erprobung, Paketierung	20–25 PT	Zuse 1 Version 1.0

Summe Zuse 1: ca. 145–185 PT (Grobschätzung vor dem Prototyp). Zuse 2 und 3 werden nach Zuse 1 geschätzt. Phasen Z1 ff. beginnen nach Veröffentlichung von Volta 1; Z0 frühestens nach dem Android-Pilot von Volta 1.

15. Offene Entscheidungen

Entscheidung	Spätestens
ADR-0010 annehmen (Zuse als eigene Linie)	vor Phase Z0
Ergebnis Markenrecherche »Zuse«; Produktzusätze für Zuse 2 und 3	vor Phase Z0
Befehlssatz Zuse-4 (Umfang, Breite der Adressen)	Ende Phase Z0
Repository: im Volta-Repository (Vorschlag) oder eigenes Repository mit gemeinsamer Bibliothek	vor Phase Z1
Farbwerte der Linien endgültig (u. a. Bernstein in Volta 2 nahe der gelben Leitung)	vor Phase Z4
Brücke zu realer Hardware in Zuse 3 (USB, ohne Netz) ja/nein; Anbindung UBBE	Konzept Zuse 3
Qt-Lizenzweg für iOS (gemeinsam mit Volta)	vor Phase 5b / iPad-Ausgabe
Verwertungsweg (wie Volta)	vor Veröffentlichung Zuse 1

16. Fazit und Empfehlung

Die Zuse-Reihe gewinnt durch die Trennung von Volta mehr, als sie verliert. Die Volta-Grundplatte bleibt das richtige Werkzeug für Elektrik und Elektronik; Computertechnik braucht eine Arbeitsfläche, die Abstraktion zum Prinzip macht. Werkbank und Systemplatine leisten das, bleiben auf dem Tablet bedienbar und tragen drei Bände. Geteilt wird alles, was nicht vom Fach abhängt: Plattform, Lernpfad, Inhalte, Sprachen, Regeln.

Nächste Schritte: (1) ADR-0010 annehmen. (2) Markenrecherche »Zuse« beauftragen. (3) Prototyp der Werkbank (Phase Z0) nach dem Android-Pilot von Volta 1. (4) Konzept Volta v3.0 beim nächsten Stand auf dieses Konzept verweisen lassen (Abschnitte 4.3, 6.3, 11.2).

Anhang A: Begriffe

Begriff	Bedeutung
Baustein	alles, was auf Werkbank oder Platine gesetzt werden kann (Gatter, Chip, Ein-/Ausgabe)
Chip	vom Kind gebauter und geprüfter Baustein mit Kürzel, Anschlussbild und Version
Werkstatt-Chip	vorgefertigter, gekennzeichneter Chip für das freie Labor
Werkbank	Arbeitsfläche, auf der ein neuer Baustein entsteht
Systemplatine	Hauptplatine mit Bus und Steckplätzen, auf der der Rechner entsteht
Bus	Bündel aus 4 oder 8 Leitungen mit einem gemeinsamen Wert
Pegel	Zustand einer Leitung: 0, 1, unbestimmt (X), hochohmig (Z)
Prüfung	Wahrheitstabelle oder Testfolge, die ein Baustein bestehen muss
Blick hinein	Öffnen eines Chips auf seiner eigenen Werkbank
Zuse-4	der 4-Bit-Rechner aus Zuse 1 mit eigenem Befehlssatz
Zuse-8	der 8-Bit-Rechner aus Zuse 2

Anhang B: Referenzen

- Konzept Volta – Das Elektronik-Labor v3.0 (`docs/Konzept_Volta_v3.0.pdf`)
- ADR-0010: Zuse als eigene Produktlinie (`docs/adr/0010-zuse-eigene-linie.md`)
- ADR-0001 Qt 6, ADR-0005 Befehlsmuster, ADR-0006 keine Datenerhebung, ADR-0009 Inhalte als Qt-Ressource
- Plattformen und Mac-Einrichtung: `docs/platforms.md`; Bedienung: `docs/ui-spec.md`
- Entwürfe: `docs/zuse/entwurf_werkbank.png`, `entwurf_systemplatine.png`, `entwurf_linie_zuse.png`, `entwurf_alternative_grundplatte.png`