

STM32F103 — Referencia CMSIS

Guía Completa de Funciones y Registros por Módulo

Arquitectura de Referencia CMSIS (Cortex-M3):

- **CMSIS-CORE (ARM):** Ofrece funciones C estandarizadas para periféricos propios del núcleo ARM (NVIC, SysTick).
- **CMSIS Periféricos (ST):** Define estructuras de datos C (`typedef struct`) mapeadas directamente a los registros del STM32F103 (GPIO, RCC, ADC, TIM, USART).

1. Controlador de Interrupciones (NVIC) y SysTick

MÓDULO ARM CMSIS-CORE

TEMA	FUNCIÓN / REGISTRO CMSIS	DESCRIPCIÓN
NVIC	<code>NVIC_EnableIRQ(IRQn_Type IRQn)</code>	Habilita una interrupción específica en el NVIC.
NVIC	<code>NVIC_DisableIRQ(IRQn_Type IRQn)</code>	Deshabilita una interrupción específica.
NVIC	<code>NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)</code>	Configura el nivel de prioridad de una interrupción.
NVIC	<code>NVIC_GetPriority(IRQn_Type IRQn)</code>	Lee la prioridad actual de una interrupción.
NVIC	<code>NVIC_SetPendingIRQ(IRQn_Type IRQn)</code>	Activa manualmente el flag de pendiente (<i>pending</i>) de una interrupción.
NVIC	<code>NVIC_ClearPendingIRQ(IRQn_Type IRQn)</code>	Limpia el flag de interrupción pendiente.
NVIC	<code>NVIC_SystemReset(void)</code>	Genera un reseteo por software del microcontrolador.
SysTick	<code>SysTick_Config(uint32_t ticks)</code>	Configura el temporizador SysTick con el número de ciclos y activa su interrupción.

2. Manejador de Clocks (RCC)

ESTRUCTURA RCC_TYPEDEF

TEMA	REGISTRO CMSIS	DESCRIPCIÓN / USO PRINCIPAL
Clock System	<code>RCC->CR</code>	Control de osciladores (HSEON, HSION, PLLON) y verificación de estabilidad (<i>RDY</i>).

TEMA	REGISTRO CMSIS	DESCRIPCIÓN / USO PRINCIPAL
Clock System	RCC->CFGR	Configuración de la fuente del reloj del sistema (SW), prescaladores (AHB, APB1, APB2) y multiplicador PLL.
Periféricos	RCC->APB2ENR	Habilitación de reloj para periféricos de alta velocidad (GPIOA..E, ADC1, TIM1, USART1, AFIO).
Periféricos	RCC->APB1ENR	Habilitación de reloj para periféricos de baja velocidad (TIM2..4, USART2..3, I2C, SPI2).
Reset	RCC->APB2RSTR / RCC->APB1RSTR	Fuerza el reseteo por software de los periféricos en los buses APB1/APB2.

3. Configuración de Pines (GPIO y AFIO)

[ESTRUCTURA GPIO_TYPEDEF](#)

TEMA	REGISTRO CMSIS	DESCRIPCIÓN / USO PRINCIPAL
Modo Pin	GPIOx->CRL	Configura modo y velocidad de los pines 0 al 7 (Entrada/Salida, Push-Pull/Open-Drain, Alterno).
Modo Pin	GPIOx->CRH	Configura modo y velocidad de los pines 8 al 15.
Lectura	GPIOx->IDR	Lee el estado lógico de los pines de entrada del puerto.
Escritura	GPIOx->ODR	Escribe el estado lógico de salida del puerto completo.
Bit Set/Reset	GPIOx->BSRR	Permite poner pines en '1' (bits 0..15) o '0' (bits 16..31) de forma atómica.
Bit Reset	GPIOx->BRR	Permite poner pines en '0' de forma atómica (alternativa rápida a BSRR).
Reorganización	AFIO->MAPR	Remapeo de funciones alternativas de pines (ej. cambiar pines por defecto de TIM o USART).

4. Convertidor Analógico a Digital (ADC)

[ESTRUCTURA ADC_TYPEDEF](#)

TEMA	REGISTRO CMSIS	DESCRIPCIÓN / USO PRINCIPAL
Control	ADCx->CR1	Modo de escaneo, interrupciones (EOCIE) y canal inyectado/regular.

TEMA	REGISTRO CMSIS	DESCRIPCIÓN / USO PRINCIPAL
Control	<code>ADCx->CR2</code>	Encendido (<code>ADON</code>), inicio de conversión (<code>SWSTART</code>), alineación de datos y modo continuo.
Mapeo	<code>ADCx->SQR1</code> .. <code>SQR3</code>	Configura la secuencia de conversión para los canales regulares (1 a 16 muestras).
Muestra	<code>ADCx->SMPR1</code> / <code>SMPR2</code>	Selecciona el tiempo de muestreo (<i>Sample Time</i>) para cada canal individual.
Datos	<code>ADCx->DR</code>	Contiene el resultado de la última conversión regular (12 bits).
Calibración	<code>ADCx->CR2</code> (<code>RSTCAL</code> / <code>CAL</code>)	Controla la secuencia obligatoria de calibración interna del ADC.

5. Salidas PWM (Temporizadores TIM1..TIM4)

ESTRUCTURA `TIM_TYPEDEF`

TEMA	REGISTRO CMSIS	DESCRIPCIÓN / USO PRINCIPAL
Frecuencia	<code>TIMx->PSC</code>	Prescalador para ajustar la frecuencia del reloj base del temporizador.
Frecuencia	<code>TIMx->ARR</code>	Valor del autorecargado (<i>Auto-Reload</i>), define el período total de la señal PWM.
Duty Cycle	<code>TIMx->CCR1</code> .. <code>CCR4</code>	Registro de comparación. Al alcanzar este valor cambia el estado del pin (controla ancho de pulso).
Modo PWM	<code>TIMx->CCMR1</code> / <code>CCMR2</code>	Configura el canal en modo PWM 1 o PWM 2 y activa el <i>preload</i> (<code>OCxPE</code>).
Habilitación	<code>TIMx->CCER</code>	Activa/desactiva las salidas de canal (<code>CCxE</code>) y configura la polaridad de la señal.
Control Base	<code>TIMx->CR1</code>	Activa el contador (<code>CEN</code>), ajusta el modo de conteo (ascendente/descendente).
Salida TIM1	<code>TIMx->BDTR</code>	Exclusivo TIM1: Activa la salida principal de pines (<i>Main Output Enable - MOE</i>).

6. Comunicación Serie (USART)

ESTRUCTURA USART_TYPEDEF

TEMA	REGISTRO CMSIS	DESCRIPCIÓN / USO PRINCIPAL
Baud Rate	USARTx->BRR	Registro divisor de velocidad en baudios (calculado a partir del reloj APB1/APB2).
Control	USARTx->CR1	Habilita el módulo (UE), transmisor (TE), receptor (RE) e interrupciones (RXNEIE , TXEIE).
Formato	USARTx->CR2	Configuración de bits de parada (Stop bits).
Estatus	USARTx->SR	Flags de estado: Registro de transmisión vacío (TXE), Transmisión completa (TC), Dato recibido (RXNE).
Datos	USARTx->DR	Registro para escribir el dato a transmitir o leer el dato recibido.

Documento de Referencia Técnica — Microcontrolador STM32F103 (Cortex-M3) — Programación a nivel de Registros (CMSIS)