「心衡」——自感知单导联三参数心电监测前端

摘要

心血管疾病是我国居民首位死因，而院外连续心电监测长期受制于设备成本与使用门槛。本作品基于 AMD Zynq-7000（PYNQ-Z2）平台，构建了一套低成本、可自检的单导联心电监测前端，核心工作全部在可编程逻辑内以定点流水线实现。

系统在 PL 内完成三级处理：50 Hz 陷波（Q=10）与 40 Hz 低通（Q=0.707）级联的两级 IIR 滤波器、Pan-Tompkins 自适应双阈值 R 波检测（含 T 波判别）、以及两项原创的硬件统计单元——信号质量指数（SQI）与心率变异性（HRV）累加器。滤波器系数采用 Q2.14 定点格式，Direct Form I 结构，每级拆三级流水，与 Python 定点模型逐位一致（2000/2000 样本完全相等），综合后 WNS +0.945 ns、零失败端点，资源占用 LUT 5.65%、DSP 10.45%。

系统的两个核心设计取向是"可信"与"可证"。"可信"体现为 SQI：以滤波前后能量比判定数据可信度，用四次比较替代除法器，实时输出四级质量等级，使设备不仅给出数据，还给出该数据是否可用的判断。"可证"体现为自检架构：DDS 可编程信号源、50 Hz 干扰注入器、主机样本通道三路激励复用同一滤波链，使每一次改动都能被判定对错——抑制比实测 −68.5 dB，采样时基误差 0.00%，RTL 与模型逐位等价。

在应用层，系统由一条导联同时导出心率、心率变异性与呼吸率三个生理参数，并依据 RR 间期变异给出心律规整性判读，为家庭场景下的低成本筛查提供了可行路径。

第一部分　作品概述

1.1 功能与特性

本作品是一个单导联心电采集与处理前端，具备六项功能：

（1）真实心电采集。 通过片上 XADC 采集模拟前端输出的心电信号，12 位量化、1 MSPS 转换能力，经 0.256 分压网络将 0~3.3 V 映射至 0~1.0 V 量程。

（2）全硬件定点滤波。 50 Hz 陷波抑制工频干扰，40 Hz 低通抑制肌电与混叠，两级级联、Q2.14 定点、Direct Form I，流水延迟 96 ns。

（3）硬件 R 波检测。 Pan-Tompkins 五步法：5~15 Hz 带通、微分、平方、150 ms 滑动积分、自适应双阈值判峰，并加入 T 波判别以抑制高心率下的重复检测。

（4）信号质量自评估（SQI）。 硬件统计滤波前后能量比，输出四级质量等级（不可信/可疑/良好/优秀），无需软件参与。

（5）心率变异性统计（HRV）。 硬件累加 RR 间期的一阶与二阶矩，含异常搏动剔除与剔除计数。

（6）流式数据传输。 经 AXI-Stream 与 AXI DMA 将样本送入 DDR 环形缓冲，采样时刻由 62.5 MHz 硬件时钟决定。

（7）实时波形显示。 PS 侧以字符画形式在终端滚动显示心电波形、实时心率与质量等级。

1.2 应用领域

家庭与社区心血管筛查。 我国心血管疾病患病人数超过 3 亿，院外连续监测的需求远未被满足。本作品以单导联、低成本、可自检为设计目标，适合在家庭、社区诊所、养老机构中用于心律不齐初筛与术后随访。

可穿戴设备前端。 系统由一条导联同时导出心率、心率变异性与呼吸率三个参数，可省去独立的呼吸传感器，直接降低可穿戴设备的器件数量、体积与成本。

教学与科研验证平台。 系统的自检架构（可编程信号源 + 干扰注入器 + 主机样本通道）使其可以在无外部信号源的条件下完成全部功能验证，适合作为生物电信号处理的教学实验平台。

边缘智能的预处理前端。 由于质量评估与参数提取均在硬件完成，送往主控的只是降维后的特征量而非原始波形，适合带宽与功耗受限的边缘场景。

1.3 主要技术特点

（1）把"不可实现"论证成结论。 0.5 Hz 数字高通极点半径 0.9911，使 $A(1)=1.565\times10^{-4}$，量化误差经反馈环放大 6389 倍；四种实现实测误差 3198/729/17/140 LSB，判据 2 LSB，无一达标。据此不再优化实现，而将基线漂移改由模拟前端、检测器带通与软件三方分担。**识别不可实现比强行实现更有价值。**

（2）以时间预算换取面积。 61 抽头 FIR 并行实现 WNS −98 ns 不能收敛；因采样率仅 250 Hz，每样本有 250000 个时钟可用，改为串行 MAC 后时间占用 0.051%，DSP 由 61 降至 4。

（3）把测量方案当作设计对象。 抑制比首测 −3.4 dB，与仿真差 12 倍；两轮修改脚本均被数据否定，最终定位为饱和削顶与频谱泄漏叠加，修正测法后实测 −68.5 dB。

（4）三路激励复用的自检架构。 可编程波形源、工频注入器与主机样本通道共用同一条滤波链，使扫频验证、抑制比测量与真实信号接入互为对照。

1.4 主要性能指标

指标	数值	说明
主时钟 / 采样率	62.5 MHz / 250 S/s	由 BOOT.BIN 决定，非 BD 配置值
滤波抑制比	**−68.5 dB**	单频激励实测，残余 0.19 LSB
定点精度	最大 1.67 LSB（0.041% FS）	相对浮点参考
RTL 与模型一致性	**2000/2000 逐位相同**	偏移 +0
采样时基误差 / 抖动	**0.00% / 3.9 μs**	`perf_counter` 忙等
算力（相对同算法实时软件）	**70 倍**	62.5 MS/s vs 0.90 MS/s
流水延迟	96 ns（6 拍）	占采样周期 0.0024%
资源占用	LUT 5.65% / FF 3.27% / BRAM 1.79% / DSP 10.45%	Zynq-7020
时序	WNS **+0.945 ns**，TNS 0，零失败端点	10 ns 约束
SQI 分级	无干扰 3 级 / 注入 50 Hz 降为 1 级	能量保留 98.7% → 39.0%

1.5 主要创新点

（1）自感知信号质量。 硬件实时评估数据可信度并输出四级等级，用阈值比较替代除法器。其意义在于：设备不只输出数据，还输出"该数据是否可用"的判断，避免把噪声误判为生理信号。

（2）单导联三参数。 由一条导联同时导出心率、心率变异性与呼吸率，并给出心律规整性判读，可省去独立的呼吸传感器。

（3）全硬件定点流水线与逐位等价验证。 滤波、检测、质量评估、HRV 统计全部在 PL 内完成，且与 Python 定点模型 2000/2000 逐位一致，使"RTL 实现是否正确"成为可判定的问题而非可争论的问题。

（4）三路激励复用的自检架构。 可编程信号源、干扰注入器、主机样本通道共用同一滤波链，使系统具备脱离外部设备的自我验证能力。

1.6 设计流程

设计按"可判定"原则分四层推进：**第一层**搭建可编程信号源与波形回读通路，使后续所有工作有可控激励；**第二层**以 Python 定点模型先行，通过逐位对账确定 RTL 的正确性基线；**第三层**用两阶段重建流程（清缓存 → 构建并核验缓存内容）避免综合使用旧 HDL；**第四层**上板后以四类判据验收——时序（WNS>0）、等价（逐位相同）、物理量（抑制比、时基）、生理量（注入已知参数检验能否还原）。任一层的失败都不向下推进。

第二部分　系统组成及功能说明

2.1 整体介绍

系统分为六层，自下而上为：**采集层**（模拟前端 → 分压网络 → 片上 XADC）、**处理层**（50 Hz 陷波 → 40 Hz 低通 → Pan-Tompkins 检测 → SQI/HRV 统计）、**传输层**（波形缓冲 + AXI-Stream + AXI DMA → DDR）、**系统层**（PS 侧 Python 完成配置、回读与参数计算）、**智能层**（三参数与心律判读）、**自检层**（DDS 信号源、50 Hz 注入器、主机样本通道）。

层间关系为：采集层提供真实信号，自检层提供可控的替代信号，二者经同一选择器进入处理层；处理层输出的样本同时写入波形缓冲与 AXI-Stream 主口，前者供 PS 逐点回读，后者经 DMA 连续入 DDR；系统层从这两条通路取数，结合硬件输出的 SQI 与 HRV 累加值，完成参数计算与判读。

关键设计：数据通路与控制通路物理分离——样本走 AXI-Stream/DMA，寄存器配置走 AXI4-Lite，互不干扰。



图 A1　系统六层架构




图 A2　PL 内部数据流

2.2 硬件系统介绍

2.2.1 硬件整体介绍

硬件由 PYNQ-Z2 开发板（Zynq-7020）、模拟前端模块、分压电阻网络与电极导线构成。PL 侧为自研 IP `ecg_axi`，内含 DDS 波形源、50 Hz 注入器、两级 IIR 滤波链、Pan-Tompkins 检测器、SQI/HRV 统计单元、1024×32 波形缓冲与 AXI 从机；另有时钟向导 XADC 与 AXI DMA 两个标准 IP。PS 侧运行 PYNQ Linux，通过 Python 完成全部配置与读取。

2.2.2 机械设计介绍

本作品为面包板原型验证形态，无定制机械结构。模拟前端与分压网络搭于面包板，通过杜邦线接入开发板 J5 排针（丝印自上而下 GND / VN / VP）。后续产品化时可将模拟前端与分压网络集成于独立小板上，通过排针与核心板对接。

2.2.3 电路各模块介绍

（1）分压网络。 XADC 的 VP/VN 输入量程为 0~1.0 V，而模拟前端输出为 0~3.3 V，故需分压。采用 2.7 kΩ 上臂 + 0.93 kΩ 下臂，分压比 0.2562，将 3.3 V 映射至 0.845 V，留有余量。输入信号线自模拟前端 OUT 引出，经分压后接 J5 的 VP，参考地接 J5 的 GND。

（2）XADC 通路。 片上 12 位 1 MSPS ADC，通过 DRP 寄存器（基址 + 0x200 + 4×通道号）读取；VP/VN 对应通道 3，即偏移 0x20C，转换结果位于该寄存器高 12 位。

（3）供电与接地。 模拟前端由开发板 3.3 V 排针供电（不可接 5 V，其绝对最大电源为 3.5 V）；模拟地与数字地在 J5 的 GND 处单点连接。




图 A3　XADC 输入分压网络

2.3 软件系统介绍

2.3.1 软件整体介绍

软件分 PL 侧 RTL 与 PS 侧 Python 两部分。RTL 为自研 IP，共 9 个模块、1687 行 Verilog；Python 侧共 18 个脚本，分为四类：配置与回读（`ecg_timebase.py`）、专项验收（`filt_check.py`、`host_ecg.py`、`vitals_check.py`、`dma_check.py`）、实时显示（`term_monitor.py`）、算法验证（`vitals.py`、`perf_baseline.py`）。



图 A4　PS 侧软件模块组成

2.3.2 软件各模块介绍

（1）寄存器访问层。 所有硬件交互归一为"写地址 + 读数据"两种操作：`mmio.write(0x04, addr)` 指定波形读地址，`mmio.read(0x0C)` 取回数据；虚拟寄存器通过读地址的 bit10 选通，避免扩充 AXI 地址宽度。

（2）采集与推送（`ecg_timebase.py`）。 输入：XADC 句柄、样本数、采样率；流程：以 `perf_counter` 忙等到下一个采样时刻 → 读 XADC → 写 0x00 推入硬件链；输出：推入硬件链的样本序列。判据为均值误差 < 0.5%、抖动 < 200 μs。

（3）滤波验收（`filt_check.py`）。 两阶段：阶段 A 令 FTW=0 关闭心电、仅留注入正弦，测抑制比；阶段 B 恢复心电，测波形保真与检测跟随。输出抑制比（dB）与 R 峰间隔。

（4）HRV/SQI 验收（`vitals_check.py`）。 输入：虚拟寄存器索引；流程：设 FTW → 等待 PT 收敛 → 清累加器 → 轮询 `n` 的增长曲线 → 读冻结后的统计量。判据：n≥60、剔除≤5、均值 103.0~104.0、相邻差均方 ≤3.0。

（5）实时显示（`term_monitor.py`）。 输入：波形缓冲地址；流程：每 0.8 s 读 200 点 → 每列取峰值保持降采样 → 中位数居中 + 开方压缩 → 8 级方块字符绘制 → ANSI 光标复位原地刷新；输出：滚动波形 + 心率 + 质量等级。

（6）三参数计算（`vitals.py` / `rhythm_check.py`）。 输入：心电样本序列；流程：包络检峰（含 T 波判别与不应期）→ RR 序列 → HR/SDNN/RMSSD/pNN50 → 剔除 QRS-T 后插值、0.05~1 Hz 带通、谱峰求呼吸率 → 依 RR 变异给出心律判读；输出：三参数 + 一句判读。

第三部分　完成情况及性能参数




图 A5　采集与推送流程

3.1 整体介绍

系统以开发板 + 面包板原型形态实现，全部功能已在实物上运行验证：加载比特流后读取版本号 `0xEC600008` 确认设计身份，随后可通过串口终端实时观察心电波形、心率与信号质量，并可通过改变频率字改变心率、通过注入器施加干扰以验证质量评估功能。




图 B1　系统整体（现场测量状态）




图 B2　系统俯视图（开发板 + 面包板 + 上位机）

3.2 工程成果

3.2.1 机械成果

本作品无定制机械件，采用面包板原型。

3.2.2 电路成果

面包板上实现分压网络（2.7 kΩ + 0.93 kΩ）与模拟前端供电、信号、地三条连线，经杜邦线接入 J5 排针。实测分压比 0.256，与设计值一致。




图 B3　分压网络与跳线（面包板特写）




图 B4　AD8232 单导联前端模块




图 B5　系统斜视图

3.2.3 软件成果

实时波形界面：串口终端内滚动显示心电波形，顶部一行显示心率、质量等级、采样率与本窗口幅度统计；波形颜色随质量等级变化（绿=良好、黄=可疑、红=不可信），使"数据可信度"肉眼可见。

命令式验收脚本：每项功能配套一个可复现的验收脚本，判据明确、输出可对照。

3.3 特性成果

功能	实测结果	验证方式
工频抑制	**-68.5 dB**（残余 0.19 LSB）	关闭心电、纯正弦激励
定点精度	最大 1.67 LSB	与浮点参考对比
RTL 正确性	**2000/2000 逐位相同**	与 Python 定点模型逐位对账
采样时基	误差 **0.00%**、抖动 3.9 μs	计时统计
SQI	无干扰 **3 级**（保留 98.7%）→ 注入 50 Hz **1 级**（39.0%）	硬件寄存器读取
HRV	n=64、剔除 0、均值 **103.5000**（理论 103.49）	恒定心率下的统计一致性

DMA 传输	500 样本连续恢复，峰值 **4095**（12 位满量程）	缓冲区数据完整性
实时显示	心率 **75.0 BPM**、质量 **3/3**、幅度 **1999**	终端界面观察
算力	相对同算法实时软件 **70 倍**	四种实现吞吐量对比

第四部分　总结

4.1 可扩展之处

多导联扩展。 额面六导联可由 I、II 两条测得导联线性组合得到（III = II − I，aVR = −(I+II)/2 等），仅需加法与移位、零 DSP 开销；若扩展为三链并行，按当前单片滤波链 10 个 DSP 估算，资源仍有充足余量。

自适应工频抑制。 实测工频为 50.0006 Hz，固定陷波对频率漂移敏感；可引入 LMS 自适应滤波器跟随漂移，每谐波仅需 1 乘 2 加。

XADC 过采样。 XADC 具备 1 MSPS 转换能力而当前每 4 ms 仅读一次，连续读取并平均可获约 30 dB 的噪声抑制，同时形成对 50 Hz 的梳状抑制，是改善真实信号信噪比最经济的手段。

可穿戴形态。 现有架构的采样率与资源占用均留有数量级余量，可裁剪为低功耗单芯片方案。

4.2 心得体会

一个半月之前，我对这个课题的全部认知是"用 FPGA 做心电监测"这一句话。Verilog 只会读不会写，Vivado 的界面靠试探，定点数停留在课本公式，心电生理完全陌生。真正开始之后才意识到，难点并不在于"学会使用某个工具"，而在于**判断自己写出来的东西是否可信**。

最初的系统是一个自闭环演示：波形由 DDS 自己产生，再由自己检测。但它什么也证明不了——因为它没有敌人。转折点是主动为系统制造敌人：加入可编程频率字以改变心率，加入工频注入器以施加干扰，加入主机样本通道以灌入任意数据。自此每一次改动都能被判定对错。这也成为整个项目的组织原则：**先建立可判定的判据，再动手实现。**

排查问题最消耗人，也最塑造人。印象最深的有三次。第一次，抑制比实测 −3.4 dB，与仿真相差 12 倍；先后怀疑缓冲未刷新、注入幅度不足，各自写脚本验证，两次均被数据否定，最终发现被测对象本身已失效——心电峰值达 12 位上限，叠加注入后饱和削顶。第二次，检测数停在 3，按"算法有误"连改五轮未果，最后用调试通道读出内部积分和，一眼看到前端

完全正常，真正原因是板级时钟并非文档所载的 100 MHz。第三次，心率在某一档恰好翻倍，追至根因是波形压缩后 T 波斜率翻倍、被判为 R 波。

这三次的共同点是：**第一反应总是怀疑设计，而问题往往出在测量方法或前提假设上。**此后立下三条规矩：任何指标必须同时给出判据与测量方式；结构改动后须先跑逐位对账再重建；累计型逻辑必须观察增长曲线而非终点快照。这些规矩反复救场——心率变异性模块先后修改四轮，前三轮皆是测试用例有误，十秒仿真即可证明 RTL 始终正确，而前三轮重建耗费四十五分钟。

对"创新"的理解亦在过程中改变。起初以为创新是增加功能，后来发现真正的创新是**把踩过的坑变成他人需要的能力**：因为反复将噪声误判为心电，才有了硬件信号质量评估；因为单条导联信息利用率过低，才有了心率、心率变异性与呼吸率的并行提取。对"完成"的理解同样改变：项目中主动放弃了若干方案，每一次放弃都不是能力不足，而是算过账之后的取舍。**能把"为什么没有选择另一个方案"说清楚，比"做了什么"更难。**

若要为这段经历下一句总结：**工程能力的分水岭，不在于能否写出可以运行的代码，而在于能否在下结论之前，先为这个结论准备好被推翻的证据。**

第五部分　参考文献

[1] Pan J, Tompkins W J. A QRS Detection Algorithm[J]. IEEE Transactions on Biomedical Engineering, 1985, 32(3): 230-236.

[2] Malik M, Bigger J T, Camm A J, et al. Heart Rate Variability: Standards of Measurement, Physiological Interpretation, and Clinical Use[J]. Circulation, 1996, 93(5): 1043-1065.

[3] Bailón R, Sörnmo L, Laguna P. ECG-Derived Respiratory Frequency Estimation[M]//Clifford G D, Azuaje F, McSharry P E. Advanced Methods and Tools for ECG Data Analysis. Boston: Artech House, 2006: 215-244.

[4] Xilinx. 7 Series FPGAs and Zynq-7000 All Programmable SoC XADC Dual 12-Bit 1 MSPS Analog-to-Digital Converter User Guide: UG480[S]. 2022.

[5] Xilinx. AXI DMA v7.1 LogiCORE IP Product Guide: PG021[S]. 2022.

[6] Analog Devices. AD8232 Single-Lead, Heart Rate Monitor Front End Data Sheet[S]. Norwood: Analog Devices, 2012.