Universidad de los Andes

Facultad de Ingeniería y Ciencias Aplicadas

Proyecto 3

Implementación ASIC del Pochoco SoC

Juego de reflejos: RTL a GDSII con LibreLane y GF180MCU

Asignatura: Arquitectura de Computadores

Profesor: Jorge Gómez Mir

Integrantes: Christian Acevedo
Guillermo Arriaza
Eduardo Ponce

Semestre 2026-2

31 de octubre de 2026

Resumen

Este informe documenta la adaptación del Pochoco SoC y su juego de reflejos, originalmente implementados para una FPGA iCE40, a un macro digital ASIC con LibreLane 3.0.16, el PDK `gf180mcuD` y la biblioteca `gf180mcu_fd_sc_mcu7t5v0`. Se implementaron dos memorias ASIC, se realizaron síntesis, exploración de períodos, floorplanning, verificación física y simulación post-síntesis. La referencia reglamentaria es la corrida ROM+RAM de 100 ns y 40 % de utilización. Cumple setup y hold en nueve corners y presenta DRC, LVS y antena limpios; sin embargo, conserva 2695 violaciones de slew, 10 de capacitancia y 58 de fanout. Por ello, el GDSII generado es un candidato reproducible, no un resultado con cierre eléctrico ni signoff definitivo. La mejor candidata técnica posterior, `etapa12_rom_ram_no_delay_ss`, redujo las violaciones a 440 de slew, 2 de capacitancia y 57 de fanout. La Etapa 25 caracterizó la memoria unificada: 64 ns (15,625 MHz) cumple setup/hold en nueve corners y 63 ns falla setup. La memoria unificada mantiene violaciones eléctricas, por lo que este resultado temporal no sustituye el cierre de ROM+RAM. La Etapa 21 finalmente alcanzó cero violaciones eléctricas en el macro con la corrida `etapa21_combined`; el GDSII sigue siendo candidato de macro y no certifica un chip completo con pads e I/O.

Índice

1. Introducción y objetivo **3**

2. Arquitectura del Pochoco SoC y adaptación FPGA–ASIC **3**

2.1. Arquitectura original 3

2.2. Separación del top ASIC 3

2.3. Evidencia del flujo para la adaptación 4

3. Arquitecturas de memoria y extensión del assembler **4**

3.1. Uso real del programa 4

4. Síntesis, celdas más utilizadas y desglose jerárquico **5**

5. Análisis de timing y ruta crítica **6**

5.1. Barrido de período 6

5.2. Barrido temporal de memoria unificada — Etapa 25 7

6. Optimización RTL y resultados comparativos **8**

6.1. ALU experimental 8

6.2. Experimento localizado de Etapa 10 8

7. Cálculo de las constantes temporales del juego a 100 ns **8**

8. Floorplan, alimentación, placement y terminales **8**

8.1. Flujo RTL a GDSII con LibreLane 8

8.2. Tecnología GF180MCU y biblioteca estándar 9

8.3. Implementación física y análisis de timing con OpenROAD 9

9. Exploración de utilización y cálculo de costos **10**

9.1. Tres floorplans 10
9.2. Costo académico 11

10. DRC, LVS, antena y análisis eléctrico **11**
10.1. Configuración reglamentaria y STA 11
10.2. Reparaciones dirigidas de las Etapas 12 a 21 12

11. Simulación RTL frente a post-síntesis **14**

12. Conclusiones y limitaciones **15**

A. Reproducibilidad y evidencias **15**

1. Introducción y objetivo

El objetivo fue llevar el repositorio del grupo entregado en el Proyecto 2 —RTL modificado, `game.s` y assembler— desde FPGA hasta una implementación ASIC. El resultado es un macro digital con terminales lógicos, no un chip completo con pad ring, ESD, encapsulado ni caracterización de I/O.

Las decisiones se sustentan en corridas preservadas dentro de `asic/runs/`, sus `flow.log`, `resolved.json`, reportes de STA y `final/metrics.json`. La documentación oficial describe metodología, PDK y herramientas; no se usa para sustituir datos experimentales.

2. Arquitectura del Pochoco SoC y adaptación FPGA–ASIC

2.1. Arquitectura original

El sistema integra el procesador Espino RV32E, register file, ALU, controlador, memoria, periféricos del juego, SPI, cuatro botones, cuatro LED y dos displays de siete segmentos. El juego conserva diez rondas, contabiliza la respuesta y calcula el promedio.




Figura 1: Arquitectura lógica existente del Pochoco SoC: Espino, memoria, periféricos del juego y SPI. Es un diagrama RTL, no una vista física.

2.2. Separación del top ASIC

Se creó `rtl/asic_top.v`, que instancia el SoC y expone `clk_i`, `rst_ni`, `btn_i[3:0]`, `leds_o[3:0]`, los dos buses de siete segmentos y SPI. No contiene restricciones de pines. El top FPGA `rtl/game_top.v` se preservó y sigue generando su reset de power-on de 2048 ciclos.

Para ASIC, `rtl/pochoco_soc.v` recibe reset externo activo bajo `i_Rst_ni`; se eliminó del camino ASIC el contador de power-on propio de iCE40. El Cuadro 1 resume las incompatibilidades tratadas.

Cuadro 1: Dependencias FPGA y reemplazo ASIC.

Construcción FPGA	Problema ASIC	Tratamiento aplicado
`SB_RAM40_4K` e inferencia BRAM	Primitiva iCE40 sin equivalente GF180	Excluida de fuentes ASIC; reemplazada por memorias FF/ROM.
`\$readmemh` e `initial`	No existe un archivo cargado al encender silicio	Programa incorporado en `game_rom.v` generado por assembler.
Power-on reset interno	Depende de arranque FPGA	`asic_top.v` recibe reset externo; `game_top.v` conserva FPGA.
`.pcf`	Son pines de placa, no terminales de macro	No se usan en la configuración ASIC.

El debounce fue parametrizado para preservar FPGA y definir el valor ASIC. El valor histórico de 249999 ciclos es 10 ms a 25 MHz, pero 25 ms a 10 MHz; esta diferencia quedó documentada sin alterar las diez rondas.

2.3. Evidencia del flujo para la adaptación

Los constructos FPGA no se sometieron intencionalmente a la síntesis ASIC. El `resolved.json` de `etapa9_rom_ram_util40_debounce` enumera `espino_register_file_ff.v`, `pochoco_memory_rom_ram.v` y `game_rom.v`, pero no `espino_register_file.v` ni `pochoco_ram.v`. Por ello no existe un warning de LibreLane sobre `SB_RAM40_4K`, `\$readmemh` o `initial`: la ausencia del mensaje se debe a su exclusión deliberada, no a que sean construcciones ASIC aceptadas.

La evidencia real del flujo es la siguiente. En `06-yosys-synthesis/yosys-synthesis.log:145--146`, Yosys advierte "Replacing memory `bank_b` / `bank_a` with list of registers" y apunta a `rtl/espino_core/espino_register_file_ff.v:23` y :22, respectivamente; esto confirma que la alternativa ASIC se implementa con registros sintetizables. En `warning.log:2--3`, LibreLane informa que `PNR_SDC_FILE` y `SIGNOFF_SDC_FILE` no están definidos y usa la SDC genérica. Este warning es real y limita la interpretación de timing de interfaz; no es una advertencia de compatibilidad FPGA. Los warnings de biblioteca `STA-1140` y de LEF58 en `warning.log:4--30` son de herramienta/PDK y tampoco evidencian una dependencia FPGA.

3. Arquitecturas de memoria y extensión del assembler

3.1. Uso real del programa

El assembler analiza `sw/game.s` y produce una imagen de 143 instrucciones (572 bytes). El juego usa una palabra de datos no-MMIO en `0x7FC`; los periféricos se direccionan separadamente. Espino espera lectura registrada.

Cuadro 2: Arquitecturas de memoria ASIC implementadas.

Característica	ROM combinacional + RAM reducida	Memoria unificada con flip-flops
Selección	`MemoryArchitecture =1`	`MemoryArchitecture =2`
Programa	`game_rom`: 143 palabras mediante `case`	144 palabras: 143 de programa y una de datos
Datos	Registro de 32 bits en `0x7FC`; escritura por byte	Última palabra del arreglo unificado
Inicialización	Lógica incorporada; sin `initial`	Copia hardware desde ROM y reset retenido
Archivo al encender	No depende de `game.hex`	No depende de `game.hex`

El assembler se extendió para generar tanto `game.hex` como `asic/generated/game_rom.v`. Los targets del Makefile regeneran ambos artefactos desde `game.s`; el programa fuente no fue modificado.

Cuadro 3: Comparación de memorias. Área y FF: síntesis; die y utilización: post-route.

Métrica	ROM+RAM	Unificada FF
Palabras de programa / datos	143 / 1	143 / 1 (144 físicas)
Área Yosys (μm^2)	142038,2208	566548,1920
Flip-flops mapeados	874	5317
Celdas sintetizadas	5140	17660
Área stdcell post-route (μm^2)	184179	730205
Área de die (mm^2)	0,382215	1,470110
Utilización física	51,8778 %	51,6617 %
Menor período demostrado	62 ns	64 ns
Frecuencia demostrada	16,129 MHz	15,625 MHz

ROM+RAM se eligió como candidata por usar aproximadamente cuatro veces menos área de síntesis. Para ROM+RAM, el menor período que cerró timing en los nueve corners fue 62 ns (16,129 MHz). La Etapa 25 caracterizó la memoria unificada con períodos de 100 a 60 ns: 64 ns (15,625 MHz) es el menor período demostrado que cumple setup y hold; 63 ns es el primer punto ensayado que falla setup. El límite queda acotado entre 63 y 64 ns para los puntos probados, sin afirmar una frecuencia máxima matemática. La memoria unificada conserva violaciones eléctricas y no es la candidata de cierre físico.

4. Síntesis, celdas más utilizadas y desglose jerárquico

Las corridas usaron LibreLane 3.0.16, PDK `gf180mcuD` y biblioteca `gf180mcu_fd_sc_mcu7t5v0`. La revisión de `open_pdks` fue `8afc8346a57fe1ab7934ba5a6056ea8b43078e71`; se utilizó Yosys 0.62. La comparación inicial produjo 140802,3232μm^2 y 874 FF para ROM+RAM, frente a 565735,9680μm^2 y 5317 FF para memoria unificada.

Cuadro 4: Cinco celdas estándar más usadas en la corrida reglamentaria.

Celda	Cantidad	Función y explicación
`dffrnq_1`	871	Estado secuencial; 544 FF del register file, 142 de periféricos y 96 de memoria ROM+RAM.
`nand2_1`	841	Red booleana aplanada: decodificación ROM, muxes y control.
`oai21_1`	588	Selectores y condiciones compuestas.
`nor2_1`	452	Decodificación, comparación y control.
`aoi21_1`	409	Selectores, comparaciones y reducción lógica.

La síntesis de diagnóstico preservó jerarquía antes del aplanamiento. Así no se atribuye área por suposición cuando ABC elimina nombres internos.

Cuadro 5: Áreas jerárquicas diagnosticadas.

Elemento	Área (μm^2)	Fracción	Método
Register file `espino_register_file_ff`	69071,9680	48,668 %	Módulo hoja preservado
ALU `espino_alu`	7448,3136	5,248 %	Módulo hoja preservado
Contador `cycle_q`	3714,2784	2,617 %	Cono inverso de 97 celdas
ROM `game_rom`	9568,8768	6,742 %	Módulo hoja preservado
Periférico completo	17436,4736	12,286 %	Estadística jerárquica
SoC total	141924,0704	100 %	`stat` con Liberty

Se esperaba cualitativamente que la unificada fuera mayor por almacenar el programa en FF, lo que se confirmó. No existía predicción numérica previa; no se construye una estimación retrospectiva. El register file dominó el área con 48,668 % del SoC. El contador de ciclos agregado en el Proyecto 2 ocupa 3714,2784 μm^2, equivalente a 2,617 % del área total sintetizada, según el cono inverso de 97 celdas utilizado para identificarlo.

5. Análisis de timing y ruta crítica

5.1. Barrido de período

La arquitectura ROM+RAM se evaluó a 100, 70, 62 y 60 ns. En las corridas sin slack negativo LibreLane reporta WNS=0 y TNS=0; por claridad se muestra además el peor slack real (WS). Cada período induce una nueva optimización, placement y buffering.

El Cuadro 6 transcribe las métricas de `etapa4_rom_ram_100ns_100/55-openroad-stapostpnr/state_out.json`. El corner típico es `nom_tt_025C_5v00` y el más lento para setup es `max_ss_125C_4v50`. Aquí *WNS*=0 no significa slack nulo: LibreLane trunca el total de slack negativo a cero cuando no existen violaciones. Por ello, WS conserva el margen positivo real que se usa para comparar rutas.

Cuadro 6: STA post-route ROM+RAM a 100 ns: WNS, TNS y peor slack real (WS).

Corner	Setup (ns)			Hold (ns)		
	WNS	TNS	WS	WNS	TNS	WS
Típico: `nom_tt_025C_5v00`	0	0	+67,579189	0	0	+0,384634
Lento: `max_ss_125C_4v50`	0	0	+38,023054	0	0	+0,964812

Cuadro 7: Barrido ROM+RAM: corners representativos y resultado de nueve corners.

Período (ns)	WS típico (ns)	WS setup lento (ns)	TNS setup lento (ns)	WS hold lento (ns)	Resultado
100	+67,579	+38,023	0	+0,965	Cumple
70	+37,579	+8,023	0	+0,965	Cumple
62	+29,579	+0,023	0	+0,965	Cumple; mínimo demostrado
60	+27,579	-1,977	-26,791	+0,965	Falla setup

El menor período que cerró los nueve corners fue 62 ns, equivalente a 16,129 MHz. La ruta crítica de 100 ns en `max_ss_125C_4v50` parte de `_8522_` (`a_rdata_o[3]`) y termina en `_8510_` (`a_addr_i[25]` del PC). Corresponde a *fetch* → decode/ejecución de salto → actualización de PC. El reporte `max.rpt` de Etapa 4 conserva celdas, buffers y retardos.

5.2. Barrido temporal de memoria unificada — Etapa 25

La arquitectura `MemoryArchitecture=2` se evaluó con `FP_CORE_UTIL=40`, GF180MCU y LibreLane 3.0.16. Se completó STA post-route en nueve corners para los períodos indicados. La corrida de 63 ns llegó a STA post-route pero se detuvo allí; no generó GDS propio, lo que no invalida las métricas temporales.

Cuadro 8: Barrido de período de memoria unificada. WNS/TNS corresponden al peor corner reportado.

Período (ns)	Frecuencia (MHz)	Setup WNS (ns)	Setup TNS (ns)	Hold WNS (ns)	Hold TNS (ns)	Resultado
100	10,000	+23,747405	0	+0,171725	0	Cumple (histórica)
80	12,500	+16,789962	0	+0,139166	0	Cumple
70	14,286	+6,789961	0	+0,139166	0	Cumple
65	15,385	+1,789957	0	+0,139166	0	Cumple
64	15,625	+0,789960	0	+0,139166	0	Menor período demostrado que cumple
63	15,873	-0,210036	-0,821011	0	0	Falla setup
62	16,129	-1,210040	-13,861495	+0,139166	0	Falla setup
60	16,667	-3,210040	-184,688650	+0,139166	0	Falla setup

La corrida de 63 ns tuvo peor corner `max_ss_125C_4v50`; setup WNS=-0,210036 ns y TNS=-0,821011 ns, mientras hold WNS/TNS fue 0/0. La menor frecuencia/período demostrado que cumple en el barrido es 15,625 MHz (64 ns). No se interpola ni se afirma un límite continuo exacto: los puntos ensayados solo acotan el límite entre 63 y 64 ns.

Las corridas nuevas de 80–60 ns reportaron 724673 µm² de área stdcell, 1468100 µm² de die y 51,3187

La evidencia reproducible está en `reports/stage25/unified_ff_frequency_sweep.csv` y `reports/stage25/unified_ff_frequency_sweep_final.md`.

6. Optimización RTL y resultados comparativos

6.1. ALU experimental

Se propuso calcular comparaciones de igualdad y menor-que en paralelo con el sumador/restador. No modificó ciclos visibles, pero a 60 ns aumentó lógica y desplazó la ruta crítica hacia fetch/decode. Por ello fue descartada y nunca se usó en la referencia física.

Cuadro 9: Resultado de la optimización experimental de ALU a 60 ns.

Variante	WNS/TNS setup lento (ns)	Placement (μm^2)	Stdcell post-route (μm^2)
Baseline	-1,977 / -26,791	153524	184179
ALU experimental	-7,069 / -264,994	155010	186348

6.2. Experimento localizado de Etapa 10

El análisis eléctrico mostró campos registrados de instrucción alimentando selectores del register file; las violaciones de fanout se concentraron en CTS. Se probó un register file en cuatro bancos de 8 bits sin agregar etapas ni cambiar el ISA. La comparación ciclo a ciclo produjo `mismatches=0`, pero slew pasó de 2695 a 3055 y capacitancia de 10 a 23. Su peor slack setup bajó de +37,171987 a +31,409535 ns; la variante se descarta.

7. Cálculo de las constantes temporales del juego a 100 ns

El reloj ASIC reglamentario es 10 MHz porque $T = 100\,ns$. Por tanto:

$$N_{3\,s} = \frac{3\,s}{100\,ns} = 30\,000\,000, \qquad N_{0,1\,s} = \frac{0,1\,s}{100\,ns} = 1\,000\,000.$$

Las constantes ASIC se incorporaron en `sw/game_asic_100ns.s` y se regeneró la ROM de 143 palabras. La versión para FPGA de `game.s` se preservó; la configuración de compilación separa ambas imágenes.

8. Floorplan, alimentación, placement y terminales

La documentación de LibreLane organiza configuraciones JSON reproducibles y preserva estados por paso [2]. OpenROAD inicializa floorplan a partir de área y utilización, realiza placement, CTS, routing y extracción RC [3]. El PDK provee las vistas tecnológicas y la biblioteca estándar de siete tracks [1].

8.1. Flujo RTL a GDSII con LibreLane

La implementación ASIC se ejecutó con LibreLane 3.0.16 en Docker/WSL. LibreLane acepta configuraciones JSON validadas y organiza un flujo reproducible de implementación digital desde RTL hasta las vistas físicas. La configuración reglamentaria usa `DESIGN_NAME=asic_top`, `CLOCK_PORT=clk_i`, `CLOCK_PERIOD=100 ns` y `FP_CORE_UTIL=40`. La documentación oficial se usa para describir el flujo y sus parámetros; las métricas de este proyecto provienen exclusivamente de sus logs y reportes originales [2].

8.2. Tecnología GF180MCU y biblioteca estándar

El flujo utiliza la variante instalada `gf180mcuD`, correspondiente a la familia de tecnología GF180MCU, con la revisión de `open_pdks 8afc8346a57fe1ab7934ba5a6056ea8b43078e71`. La biblioteca seleccionada es `gf180mcu_fd_sc_mcu7t5v0`, una biblioteca estándar de siete tracks documentada por el PDK. Esta referencia respalda la procedencia de las vistas tecnológicas y de celdas, no reemplaza la revisión exacta registrada en las corridas [1].

8.3. Implementación física y análisis de timing con OpenROAD

LibreLane invoca OpenROAD para inicialización del floorplan, placement, CTS, routing, extracción RC y STA post-route. El uso de utilización para dimensionar el core, la inspección de congestión y el análisis después de extracción son coherentes con las capacidades documentadas de OpenROAD [3]. Los valores de WNS, TNS, DRC, LVS, antena y violaciones eléctricas presentados en este informe se toman de los reportes originales de LibreLane/OpenROAD; no se deducen de esta documentación.




Figura 2: Vista física real del macro `asic_top` en la corrida reglamentaria de Etapa 9 (100 ns, 40 %). El contorno corresponde al die y el interior a las celdas/rutas implementadas; la imagen no representa pads de encapsulado ni demuestra cierre eléctrico.

La red PDN usa `VDD` y `VSS`: rails Metal1, straps verticales Metal4 y horizontales Metal5. Las conexiones globales enlazan `VDD/VNW` y `VSS/VPW` de las celdas. El flujo reportó cero violaciones de conectividad de malla; el IR drop no es signoff de chip porque no se definieron `VSRC_LOC_FILES`.

Los terminales fueron colocados automáticamente, sin `FP_PIN_ORDER_CFG`. `clk_i` quedó en el borde izquierdo superior, `rst_ni` en el derecho inferior y SPI, botones, LED y displays principalmente en el borde derecho. Son terminales de macro, no un pinout de encapsulado: un chip completo requeriría pads, ESD y drivers de carga.




Figura 3: Mapa de terminales lógicos sobre el borde del macro en la corrida de 50 % de Etapa 5. Identifica reloj, reset, SPI, botones, LED, displays, VDD y VSS. La ubicación fue automática, por lo que esta figura describe el placement observado y no un pinout de paquete impuesto.

9. Exploración de utilización y cálculo de costos

9.1. Tres floorplans

Cuadro 10: Exploración física de utilización. Área de celdas y área de die se distinguen.

Objetivo (%)	Área stdcell (μm^2)	Core / die (mm^2)	Uso GRT (%)	Slew / cap. / fanout	DRC / Magic / LVS / antena	Cierre
30	187986	0,471748 / 0,504709	20,49	3364 / 26 / 58	0 / 0 / 0 / 0	No
40	184179	0,355025 / 0,382215	24,78	3008 / 31 / 56	0 / 0 / 0 / 0	No
50	181532	0,281831 / 0,308378	28,64	2400 / 1 / 55	0 / 0 / 0 / 0	No




Figura 4: Datos reales de Etapa 5 para 30 %, 40 % y 50 % de `FP_CORE_UTIL`; relaciona utilización objetivo con la métrica de violaciones/congestión reportada. Ningún punto del gráfico constituye cierre eléctrico.

El menor die probado fue 0,308378 mm^2 a 50 %, pero no es mínimo válido de cierre porque ninguna corrida eliminó sus violaciones eléctricas. La baseline reglamentaria posterior de Etapa 9 se mantiene a 40 % y tiene die de 0,375554 mm^2, debido a la configuración actualizada con debounce.

9.2. Costo académico

Aplicando la referencia de US\$23000/mm^2 al die reglamentario:

$$0,375554 \text{ mm}^2 \times \text{US\$23000/mm}^2 = \text{US\$8637,74}.$$

Es un ejercicio académico lineal. Omite NRE, máscaras, yield, área de pads, encapsulado, test, volumen, obleas y costos de fabricación. ROM+RAM reduce el costo relativo al evitar miles de FF de la memoria unificada.

10. DRC, LVS, antena y análisis eléctrico

10.1. Configuración reglamentaria y STA

La referencia principal es `etapa9_rom_ram_util40_debounce`: ROM+RAM, 100 ns, `FP_CORE_UTIL=40`, die de 0,375554 mm^2. En nueve corners, el peor slack setup es +37,171987 ns en `max_ss_125C_4v50` y el peor hold es +0,126038 ns en `min_ff_n40C_5v50`; TNS de setup y hold es cero.

Cuadro 11: Estado físico de la corrida reglamentaria de Etapa 9.

Propiedad	Resultado real
Área core / die	0,347061 / 0,375554 mm^2
Utilización stdcell	52,2176 %
Setup / hold, nueve corners	Peor slack +37,171987 / +0,126038 ns; TNS=0 / 0
Routing DRC / Magic DRC / LVS / antena / XOR	0 / 0 / 0 / 0 / 0
KLayout DRC externo	Limpio con deck GF180MCU instalado
Slew / capacitancia / fanout	2695 / 10 / 58 en el peor conteo
Estado	Flujo completo, sin cierre eléctrico

La SDC empleada es la genérica de LibreLane: no se definieron `PNR_SDC_FILE` ni `SIGNOFF_SDC_FILE` para una interfaz ASIC completa. El timing es válido bajo esas restricciones, pero no representa delays, transiciones o cargas de pads/package reales.

10.2. Reparaciones dirigidas de las Etapas 12 a 21

La corrida reglamentaria de Etapa 9 se conserva como referencia obligatoria de 100 ns y 40 %. Los experimentos posteriores mantuvieron ese período, la utilización objetivo, la arquitectura ROM+RAM y la misma biblioteca. La Etapa 12 excluyó la familia de celdas de delay en el sizing y ejecutó la reparación en el corner SS; el sintetizado funcional se mantuvo idéntico. La Etapa 13 probó por separado un ajuste post-GRT de datos y una redistribución de cargas del árbol de reloj (CTS). Los recuentos comparables del peor corner eléctrico se muestran en el Cuadro 12. La evidencia original está en `reports/stage12/comparison.csv` y `reports/stage13/comparison.csv`; las tablas de nueve corners están en `reports/stage12/timing_nine_corners.csv` y `reports/stage13/timing_nine_corners.csv`.

Cuadro 12: Comparación eléctrica post-route; los valores son recuentos de violaciones, no magnitudes de transición.

Corrida / condición	Slew	Capacitancia	Fanout
Etapa 9, reglamentaria	2695	10	58
Etapa 12, reparación SS	440	2	57
Etapa 13, datos post-GRT	410	3	57
Etapa 13, CTS redistribuido	468	1	0

Cuadro 13: Área física y peor slack real post-route. *WS* es la holgura positiva medida; LibreLane informa WNS/TNS = 0/0 ns al truncar WNS no negativo.

Corrida	Celdas (μm^2)	Die (mm^2)	Setup WS (ns)	Hold WS (ns)
Etapa 9	181227	0,375554	+37,171987	+0,126038
Etapa 12 SS	177912	0,375554	+53,646852	+0,054793
Etapa 13 post-GRT	177917	0,375554	+53,159008	+0,054793
Etapa 13 CTS	186061	0,375554	+52,430605	+0,010418

Cuadro 14: Métricas finales de la corrida de cierre eléctrico Etapa 21.

Métrica	Resultado verificado en `etapa21_combined`
Período y utilización objetivo	100 ns; `FP_CORE_UTIL=40`
Área de celdas y utilización real	187808 μm^2; 54,1139 %
Slew / capacitancia / fanout	**0 / 0 / 0** violaciones
Peor slack setup / hold (nueve corners)	+53,053929 ns / +0,006720 ns
Routing DRC / Magic DRC / LVS / antena	0 / 0 / 0 / 0 errores
XOR / KLayout DRC externo / PDN	Sin diferencias / limpio / conectado

Fuente: `reports/entrega/etapa21_combined_metrics.json`; KLayout externo: `reports/entrega/etapa21_combined_klayout.lyrdb`. El WNS reportado por LibreLane se trunca a cero cuando no hay violaciones; los valores positivos citados corresponden al peor slack real (WS).

En las corridas de referencia de Etapas 9, 12 y 13, setup y hold tienen WNS/TNS de 0/0 ns en los nueve corners. El routing DRC, Magic DRC, LVS y antena terminaron sin errores en los experimentos completos; KLayout DRC externo fue ejecutado y quedó limpio para Etapa 9, para la candidata de Etapa 12 y para `etapa21_combined`, *no* para las dos variantes de Etapa 13. Los reportes originales de cada corrida están en `asic/runs/<tag>/final/metrics.json` y `asic/runs/<tag>/*-openroad-stapostpnr/`. La mejora SS eliminó 2255 de los 2695 slews de la baseline; la variante post-GRT redujo otros 30 pero aumentó capacitancia a 3 y empeoró la peor transición (5,421193 frente a 5,405243 ns). La redistribución CTS eliminó los 57 fanouts residuales, a costa de 468 slews y un margen hold menor. Hasta la Etapa 13, ninguna opción eliminó simultáneamente todas las violaciones. La Etapa 12 fue la mejor candidata técnica previa a las reparaciones posteriores; `etapa21_combined` es ahora la mejor implementación física reportada, con cero violaciones eléctricas. La Etapa 9 se conserva como referencia histórica reglamentaria de 100 ns y 40 %.

La Etapa 6 identificó rutas de slew asociadas a fetch/decode/execute y a la decodificación de dirección ROM/RAM. Por ejemplo, `_3648_` alcanzó 6,120624 ns frente a un límite de 3 ns. Se probaron reparación post-GRT, márgenes de slew/capacitancia y CTS. El mejor balance, GRT70+CTS10, bajó a 143/27/1 violaciones de slew/cap/fanout, pero no cerró; variantes que eliminaron fanout empeoraron slew.

Durante el desarrollo se encontró una violación de antena real en `u_pochoco_soc.genblk1.g_rom_ram_memory.u_ram.a_rdata_o[20]`, con relación 826,80/400,00 en Metal4. La causa fue una salida de ROM combinacional con ruta física larga; la reparación insertó jumpers/diodos y los reportes posteriores de antena quedaron limpios.

Para mejorar la trazabilidad física se analizaron el DEF de `asic_top` y el netlist post-PnR entregados para esta revisión. Se extrajeron las ubicaciones de 480 flip-flops del register file y 32 flip-flops de `cycle_q`. Como la síntesis aplanó la jerarquía de la ALU, se identificó su frontera observable mediante los 32 drivers conectados a `a_addr_i`; esta nube no representa el contorno completo de la ALU ni permite atribuirle todas sus celdas internas. Las coordenadas se expresan en micrones y se convierten desde 2000 DBU/µm.




Figura 5: Trazabilidad espacial extraída de los archivos DEF y netlist de `asic_top`. Los rectángulos delimitan la envolvente de las coordenadas de las instancias identificadas, no macros físicos ni límites lógicos exactos. Para la ALU se muestra únicamente la frontera observable de drivers de `a_addr_i`, debido al aplanamiento de jerarquía. Antes de atribuir formalmente esta figura a `etapa21_combined`, deben conservarse y contrastarse los hashes de los archivos DEF/netlist con los artefactos de esa corrida.

11. Simulación RTL frente a post-síntesis

Se simuló el netlist post-síntesis sin retardos anotados de `etapa7_rom_ram_post_synth` con modelos Verilog reales de `gf180mcu_fd_sc_mcu7t5v0`. El testbench aplica estímulos idénticos al RTL, genera VCD/logs y compara señales ciclo a ciclo. No se utilizó GDSII ni la ALU experimental.

Cuadro 15: Equivalencia RTL y post-síntesis de la corrida histórica `etapa7_rom_ram_post_synth`; no corresponde al netlist ECO final de Etapa 21.

Caso	Resultado RTL	Resultado post-síntesis	Coincidencia
A: ronda correcta	Objetivo 8, puntaje 1, display 00, 47 ciclos	Igual, 47 ciclos	Exacta
B: botón incorrecto	Objetivo 4, botón 1, EE, score 0, reinicio; 37 ciclos	Igual, 37 ciclos	Exacta
C: diez rondas	Score 10, promedio 01; 47, 54, 61, 68, 75, 82, 89, 96, 103, 110 ciclos	Igual	Exacta; `mismatches=0`

Esto demuestra equivalencia para los estímulos cubiertos y preserva los ciclos medidos, no solamente LED. No sustituye equivalencia formal exhaustiva ni simulación post-PnR con SDF.

La tabla anterior documenta la equivalencia histórica de Etapa 7 y no se presenta como una nueva simulación del ECO de Etapa 21. Para la corrida de cierre `etapa21_combined` se regeneró un adaptador desde `final/nl/asic_top.nl.v` que utiliza únicamente los puertos externos. La comparación observable externa de 208 ciclos terminó con `mismatches=0`; el benchmark pareado de 1008 ciclos también terminó con `mismatches=0` en LEDs, displays y SPI. Estos resultados no cubren las esperas reales de 30.000.000 ciclos ni las diez rondas.

Cuadro 16: Validación funcional disponible para el netlist final.

Prueba	Ciclos	Diferencias	Estado
Comparación externa Etapa 21	208	0	Reset, reposo, pulso externo y salidas observables
Benchmark pareado	1008	0	RTL y gate-level con estímulos idénticos
Ronda correcta completa	–	–	No ejecutada: costo gate-level impracticable
Botón incorrecto completo	–	–	No ejecutada: costo gate-level impracticable
Diez rondas y promedio	–	–	No ejecutada: costo gate-level impracticable

Icarus gate-level ejecuta aproximadamente 234 ciclos/s; por ello, una ronda completa requiere del orden de días y diez rondas del orden de semanas. Una instalación aislada de Verilator 5.020 aceleró el RTL a aproximadamente 3,3 millones de ciclos/s, pero rechazó los UDP y las especificaciones de fuerza de los modelos GF180MCU. No se declara equivalencia exhaustiva ni formal.

12. Conclusiones y limitaciones

El proyecto adaptó el RTL de FPGA a ASIC sin perder el juego de diez rondas, implementó dos arquitecturas de memoria, incorporó el programa en hardware sin `readmemh` y demostró equivalencia RTL/post-síntesis en los casos probados con `mismatches=0`, incluidos los ciclos de respuesta. La ROM combinacional con RAM reducida resultó la decisión arquitectónica más eficiente en área y cantidad de FF frente a la memoria unificada. El menor período demostrado para ROM+RAM fue 62 ns bajo las restricciones evaluadas.

La corrida reglamentaria de 100 ns y 40 % (Etapa 9) conserva 2695/10/58 violaciones y se mantiene como referencia académica. Las reparaciones ECO posteriores culminaron en `etapa21_combined`, con slew/capacitancia/ fanout = 0, setup y hold positivos en nueve corners, y DRC, LVS, antena, XOR y KLayout externo limpios. Esta corrida es el cierre eléctrico del macro bajo las restricciones disponibles y sustituye a Etapa 12 como mejor candidata física, sin alterar la referencia reglamentaria.

Los GDSII de las corridas anteriores son *candidatos*; la corrida `etapa21_combined` es el candidato de macro con cierre eléctrico y físico bajo las restricciones disponibles. No constituye una certificación de fabricación de un chip completo con pads e I/O. La validación funcional del juego completo en el netlist final sigue limitada por el costo de simulación; la equivalencia demostrada corresponde a los estímulos cubiertos, no a una equivalencia exhaustiva o formal. También faltan restricciones SDC de interfaz ASIC basadas en cargas y delays reales: no se definieron `PNR_SDC_FILE` ni `SIGNOFF_SDC_FILE` específicos. Deben confirmarse la aceptación académica del deck KLayout externo y la trazabilidad de layout de cualquier futura corrida cerrada. La documentación pública de GF180MCU se describe como *Experimental Preview*; las verificaciones del curso no equivalen a aprobación comercial [1].

A. Reproducibilidad y evidencias

Los comandos y rutas se documentan en `README.md` y en `docs/proyecto3_etapa3.md` a `docs/proyecto3_etapa24.md`. Evidencias principales:

- `asic/runs/etapa9_rom_ram_util40_debounce/`: baseline reglamentaria.
- `asic/runs/etapa4_rom_ram_100ns_*/55-openroad-stapostpnr/`: barrido de timing.
- `reports/stage8/`: síntesis jerárquica y desglose de área.
- `tests/stage7/`: testbench, logs y VCD post-síntesis.

- `reports/stage9/klayout_drc_etapa9_util40/`: KLayout DRC externo.
- `reports/stage12/` a `reports/stage21/`: comparación eléctrica, timing por corner y logs de las reparaciones dirigidas.
- `reports/stage21/`, `reports/stage22/` y `reports/stage24/`: comparación externa, benchmarks y diagnóstico de Verilator.
- `reports/stage25/`: barrido de frecuencia de memoria unificada, CSV y resumen de resultados.
- `asic/runs/etapa21_combined/final/gds/asic_top.gds`: GDSII candidato de la corrida con cierre eléctrico del macro.
- `asic/runs/etapa21_combined/final/nl/asic_top.nl.v` y `asic/runs/etapa21_combined/final/spef/`: netlist y SPEF de la misma implementación física.
- `docs/proyecto3_referencias_oficiales.md`: auditoría frente a fuentes oficiales.

Referencias

[1] GlobalFoundries PDK Authors. GlobalFoundries GF180MCU PDK Documentation. https://gf180mcu-pdk.readthedocs.io/en/latest/, 2026. Documentación oficial; consultada el 24 de octubre de 2026.

[2] LibreLane Authors. LibreLane Documentation. https://librelane.readthedocs.io/en/stable/, 2026. Documentación oficial; consultada el 24 de octubre de 2026.

[3] OpenROAD Authors. OpenROAD Documentation. https://openroad.readthedocs.io/en/latest/, 2026. Documentación oficial; consultada el 24 de octubre de 2026.