

DIU Enseigner l'Informatique au Lycée
Bloc 3
Architectures matérielles
Logique combinatoire

Pierre Héroux

Logique combinatoire

Implantation matérielle de la logique binaire

$0 / 1 \Leftrightarrow 0 \text{ V} / 3 \text{ (ou } 5) \text{ V}$

Logique combinatoire

- Fonction à valeur binaire de variables binaires
- Algèbre booléenne (ET, OU, NON)
- Représentation des informations sur des mots binaires
- Additionneurs/soustracteurs, (dé)codeur, (dé)multiplexeur, Opérations logiques, Unité Arithmétique et Logique

Logique combinatoire

Portes logiques

OU : Sortie à 1 si une des entrées (au moins) est à 1

ET : Sortie à 1 si toutes les entrées sont à 1

NON : Une entrée et une sortie inversée

XOR : Ou exclusif. Vaut 1 si une seule des deux entrées vaut 1.

NAND : Négation de la sortie d'un ET

NOR : Négation de la sortie d'un OU

Logique combinatoire

OU +	$(a + b) + c = a + (b + c) = a + b + c$ $a + b = b + a$ $a + a = a$ $a + 0 = a$ $a + 1 = 1$	associativité commutativité idempotence élément neutre élément absorbant
ET .	$(a \cdot b) \cdot c = a \cdot (b \cdot c) = a \cdot b \cdot c$ $a \cdot b = b \cdot a$ $a \cdot a = a$ $a \cdot 1 = a$ $a \cdot 0 = 0$	associativité commutativité idempotence élément neutre élément absorbant
Distributivité	$a \cdot (b + c) = (a \cdot b) + (a \cdot c)$ $a + (b \cdot c) = (a + b) \cdot (a + c)$	
NON $\bar{a}$	$\bar{\bar{a}} = a$ $a + \bar{a} = 1$ $a \cdot \bar{a} = 0$	
Théorèmes de De Morgan	$\overline{a + b + c + \dots} = \bar{a} \cdot \bar{b} \cdot \bar{c} \dots$ $\overline{a \cdot b \cdot c \dots} = \bar{a} + \bar{b} + \bar{c} + \dots$	
OU EXCLUSIF	$a \oplus b = (a + b) \cdot \overline{a \cdot b}$ $a \oplus b = \overline{a \bar{b}} + \bar{a} b$ $a \oplus b = \overline{ab + \bar{a} \bar{b}}$ $a \oplus b = (a + b) \cdot (\bar{a} + \bar{b})$	

Définition des fonctions logiques

- Table de vérité
- Logigramme
- Écriture algébrique
- Passage d'une forme à l'autre
- Écritures algébriques canoniques
- Écritures simplifiées (Technique du tableau de Karnaugh, algorithme de Quine-McCluskey)

Quelques circuits

Codeur

- 2^n entrées ($e_{2^n-1}, e_{2^n-2}, \dots, e_1, e_0$) toutes à zéro sauf une
- n sorties ($s_{n-1}, s_{n-2}, \dots, s_1, s_0$)
- Le mot de sortie code en binaire l'indice de l'entrée qui est à 1

Quelques circuits

Décodeur

- n entrées ($e_{n-1}, e_{n-2}, \dots, e_1, s_0$)
- 2^n sorties ($s_{2^n-1}, s_{2^n-2}, \dots, s_1, s_0$) toutes à zéro sauf une
- La sortie à 1 est celle dont l'indice est donné par le code binaire présenté en entrée

Quelques circuits

Multiplexeur

- 2^n entrées ($e_{2^n-1}, e_{2^n-2}, \dots, e_1, e_0$)
- n fils d'adresse ($a_{n-1}, a_{n-2}, \dots, a_1, a_0$)
- 1 sortie
- La sortie prend la valeur de l'entrée dont l'indice est codé en binaire sur les fils d'adresse

Quelques circuits

Démultiplexeur

- Une entrée
- n fils d'adresse ($a_{n-1}, a_{n-2}, \dots, a_1, a_0$)
- 2^n sorties ($s_{2^n-1}, s_{2^n-2}, \dots, s_1, s_0$) toute à zéro sauf une
- La sortie dont l'indice est donné par le code binaire présenté sur les fils d'adresse prend la valeur de l'entrée


De la porte logique à l'unité arithmétique et logique

Demi-additionneur

- Deux bits a et b à additionner
- Une somme à coder sur 2 bits, une somme et une retenue

a	b	r	s
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0


$$s = a \oplus b \quad r = a.b$$



De la porte logique à l'unité arithmétique et logique

Additionneur complet

- La présence d'une retenue implique d'être en mesure d'additionner 3 bits
- En additionner 2, puis additionner le 3^e au résultat
- Chaque demi-addition produit une retenue, à combiner par un OR ou un XOR




De la porte logique à l'unité arithmétique et logique

Additionneur complet

3 bits à additionner : a , b , r_{in}

a	b	r_{in}	r_{out}	s
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1


$$s = a \oplus b \oplus r_{in}$$
$$r_{out} = ab + r_{in}(a \oplus b)$$



De la porte logique à l'unité arithmétique et logique

Additionneur n bits

- Circuit capable de réaliser l'addition de 2 mots de n bits
- Nécessite n additionneurs complets
- Le i^{e} additionneur reçoit en entrée les bits a_i et b_i ainsi que la retenue produite par le $(i-1)^{\text{e}}$ additionneur
- Il produit le bit s_i du résultat et une retenue à transmettre au $(i+1)^{\text{e}}$ additionneur




De la porte logique à l'unité arithmétique et logique

Additionneur/soustracteur

$$A - B = A + (-B) = A + \overline{B} + 1$$


- Utilisation de l'additionneur pour effectuer la soustraction
- Inverser l'entrée B et ajouter 1 (retenue entrante)
- Sélection de l'opération $+/-$ par un bit de commande



De la porte logique à l'unité arithmétique et logique


Unité Arithmétique et Logique

- Circuit recevant en entrée de mots de n bits A et B
- Délivre en sortie un mot F de n bits
- F est le résultat d'une opération arithmétique ou logique appliquée à A et B
- Le choix de l'opération s'opère par un mot de commande
- Délivre un mot d'état



De la porte logique à l'unité arithmétique et logique

UAL 1 bit



De la porte logique à l'unité arithmétique et logique

UAL 1 bit

- Plusieurs opérations arithmétiques et logiques sont effectuées en parallèle
- Parmi tous les résultats disponibles, la sélection de celui transmis en sortie s'opère par multiplexage

De la porte logique à l'unité arithmétique et logique

UAL n bits

- UAL n bits constituée de n tranches d'UAL 1 bits
- La tranche d'indice i reçoit les bits a_i et b_i des mots A et B ainsi que la retenue sortant de la tranche précédente
- Le même mot de commande est transmis à toutes les tranches
- La tranche d'indice i fournit le bit f_i du mot F de sortie et une retenue sortante transmise à la tranche suivante

De la porte logique à l'unité arithmétique et logique

Mot d'état de l'UAL

- Renseigne sur le résultat de l'opération
- Z vaut 1 si le résultat est nul

De la porte logique à l'unité arithmétique et logique

Mot d'état de l'UAL

- Renseigne sur le résultat de l'opération
- Z vaut 1 si le résultat est nul

$$Z = \overline{f_{n-1} + f_{n-2} + \dots + f_2 + f_1 + f_0}$$

De la porte logique à l'unité arithmétique et logique

Mot d'état de l'UAL

- Renseigne sur le résultat de l'opération
- N vaut 1 si l'interprétation signée de F est négative

De la porte logique à l'unité arithmétique et logique

Mot d'état de l'UAL

- Renseigne sur le résultat de l'opération
- N vaut 1 si l'interprétation signée de F est négative

$$N = f_{n-1}$$

De la porte logique à l'unité arithmétique et logique

Mot d'état de l'UAL

- Renseigne sur le résultat de l'opération
- C vaut 1 si un dépassement de capacité affecte l'interprétation non signée de F

De la porte logique à l'unité arithmétique et logique

Mot d'état de l'UAL

- Renseigne sur le résultat de l'opération
- C vaut 1 si un dépassement de capacité affecte l'interprétation non signée de F

$$C = C_0 \oplus C_n$$

De la porte logique à l'unité arithmétique et logique

Mot d'état de l'UAL

- Renseigne sur le résultat de l'opération
- V vaut 1 si un dépassement de capacité affecte l'interprétation signée de F

De la porte logique à l'unité arithmétique et logique

Mot d'état de l'UAL

- Renseigne sur le résultat de l'opération
- V vaut 1 si un dépassement de capacité affecte l'interprétation signée de F

$$V = C_{n-1} \oplus C_n$$