

DIU Enseigner l'Informatique au Lycée

Bloc 3

Architectures matérielles

Logique séquentielle

Pierre Héroux

Définition

- Logique combinatoire : Sortie dépendante des entrées
- Logique séquentielle : Sortie dépendante des entrées, mais aussi d'un état du système

$$Q = f(X, Q)$$

$$Y = g(X, Q)$$

- État évolutif
- Séquence d'états
- État : mémorisation

Plan

1 Bascules

2 Registres

- Registres à décalage
- Registre mémoire


3 Mémoire

4 Séquenceurs

Bascules


- Logique combinatoire $\Leftrightarrow$ portes logiques
- Logique séquentielle $\Leftrightarrow$ bascules (flip flop)

Bascule RS



R	S	Q	$\overline{Q}$
0	0	Mémoire	
0	1	1	0
1	0	0	1
1	1	1	1


Bascule RS




- $H = 1$: Fonctionnement identique
- $H = 0$: Mémorisation forcée. Pas d'évolution possible des sorties

Signal d'horloge

- Train d'impulsions
- Synchronisation / Échantillonnage
- Évite les aléas et comportements difficilement contrôlables dûs aux temps de propagation des signaux.



Bascule JK




$$S = J \cdot \overline{Q}$$

$$R = K \cdot Q$$


J	K	R	S	Q_{n+1}
0	0	0	0	Q_n
0	1	Q	0	0
1	0	0	$\overline{Q}$	1
1	1	Q	$\overline{Q}$	$\overline{Q}$

Entrées asynchrones



- Pr et Cr produisent leur effet indépendamment du signal d'horloge
- Actives à l'état bas
- $Pr = 0 \Rightarrow Q = 1$
- $Cr = 0 \Rightarrow Q = 0$
- Prioritaires sur les autres entrées

Bascule JK Maître-Esclave



- Deux bascules avec horloge opposée
- L'une est libre quand l'autre est bloquée
- Lors de son blocage, la première cellule transmet son état à la seconde
- Le changement d'état se fait sur un instant (à l'échelle macroscopique) plutôt que sur un intervalle de temps
- Bascule fonctionnant sur front d'horloge.

Bascules D et T

Bascule D

$$J = D$$

$$K = \overline{D}$$

D	J	K	Q_{n+1}
0	0	1	0
1	1	0	1

Bascule T

$$J = T$$

$$K = T$$

T	J	K	Q_{n+1}
0	0	0	Q_n
1	1	1	$\overline{Q_n}$

Plan

- 1 Bascules
- 2 Registres
 - Registres à décalage
 - Registre mémoire
- 3 Mémoire
- 4 Séquenceurs


Registres

- Ensemble de bascules interconnectées
- Type de registres
 - Registre à décalage / rotation
 - Registre de mémorisation


Registre à décalage / rotation

- Bascules D interconnectées
- Partagent le même signal d'horloge
- La sortie d'une bascule est connectée à l'entrée de la suivante / précédente
- Multiplication / Division par 2
- Transformation Série / Parallèle – Parallèle / Série

Registre à décalage / rotation




Registre à décalage / rotation




Registres de mémorisation

- Une bascule mémorise 1 bit
- Construction d'une cellule de mémorisation avec
 - 1 entrée
 - 1 sortie
 - Une ligne de commande pour l'écriture
 - Une ligne de commande pour la sortie
- Registre n bits : n cellules de mémorisation partageant les mêmes lignes de commandes

Registres de mémorisation



Registres de mémorisation



Registres de mémorisation

- Présents au sein du microprocesseur
- Mémorisation d'un mot binaire
- Registres dédiés à un rôle particulier


Plan

- 1 Bascules
- 2 Registres
 - Registres à décalage
 - Registre mémoire
- 3 Mémoire
- 4 Séquenceurs


Mémoires à accès direct (Random access)

- Ensemble de registres n bits = case mémoire
- Chacun peut mémoriser un mot
- Chacun est identifié par une adresse : distinctes et contigües
- Une E/S donnée n bits
- Une entrée adresse m bits pour adresser 2^m cases distinctes
- Une entrée de commande W/R

Mémoires à accès direct (Random access)



Mémoires à accès direct (Random access)



Plan


- 1 Bascules
- 2 Registres
 - Registres à décalage
 - Registre mémoire
- 3 Mémoire
- 4 Séquenceurs

Division de fréquence

- Bascule en mode commutation
- À chaque front actif de l'horloge (un par période)
- Un changement d'état de la sortie (demi-période)


Division de fréquence

- Bascule JK avec $J = K = 1$
- Bascule T avec $T = 1$
- Bascule D avec $D = \overline{Q}$




Séquenceurs asynchrones

- n bascules en commutation $\Leftrightarrow$ (Dé)compteur modulo 2^n
- La sortie d'une bascule est le signal d'horloge de la suivante



Séquenceurs asynchrones

- n bascules en commutation $\Leftrightarrow$ (Dé)compteur modulo 2^n
- La sortie d'une bascule est le signal d'horloge de la suivante




Illustration

Séquenceurs mécaniques

- ▶ Exemple 1
- ▶ Exemple 2


Séquenceurs asynchrones

- Modulo différent d'un modulo 2^n
- Réinitialiser par le biais des entrées asynchrone à la première combinaison « interdite »



Inconvénients des séquenceurs asynchrones

- La sortie devient horloge
- Horloges différentes pour chaque bascule
- Cumul des temps de transitions
- Limite la fréquence d'horloge maximale
- États transitoires



Séquenceurs synchrones

- Nombre de bascules déterminé par le modulo
- Recoivent le même signal d'horloge
- Interconnectées par des portes logiques de sorte que les entrées permettent le passage à l'état suivant désiré

Principe de l'analyse

Pour chaque combinaison du mot de sortie

- ① on détermine la valeur des entrées des bascules par application des équations logiques
- ② on détermine la valeur de l'état suivant des bascules

Principe de la synthèse

- ① Déterminer le nombre de bascules
- ② Pour chaque combinaison du mot de sortie
 - ① Déterminer l'état suivant
 - ② Déterminer la valeur des entrées des bascules permettant d'atteindre cet état
 - ③ Déterminer les équations logiques des entrées