

ΤΕΛΙΚΗ ΕΡΓΑΣΙΑ ΕΞΑΜΗΝΟΥ ΑΠΟ ΤΟΥΣ ΓΕΩΡΓΙΟΣ ΜΑΝΤΟΝΙΤΣΑΣ 21183 ΙΩΑΝΝΗΣ ΒΡΑΧΝΙΣ 20088 ΓΙΑ ΤΗΝ ΕΡΓΑΣΙΑ 6

ΠΕΡΙΛΗΨΗ: Χρησιμοποιώντας τον κώδικα με hardwired λογική που είχαμε γράψει για την άσκηση 5, κάναμε τις απαραίτητες προσθήκες και αλλαγές ώστε η ΚΜΕ να υλοποιείται σωστά μαζί με την πρόσθεση του 16-bit καταχωρητή SP (stack pointer) και τις εντολές LDSP και CALL και στο τέλος πήγαμε να κάνουμε testbench και να βγάλουμε την κατάλληλη κυματομορφή. (οι κώδικες είναι όλοι σε φάκελο στο github για να μην χαλάσει η ροή των εξηγήσεων)

ΑΣΚΗΣΗ

Στην άσκηση μας ζητείται να προσθεθεί ο 16-bit SP ο οποίος χρησιμοποιείται για να δείχνει την κορυφή της στοίβας και χρησιμοποιείται στις εντολές CALL και έμμεσα στην RET αργότερα καθώς ο SP συνδέεται με την μνήμη και με το PC. Οι 2 νέες εντολές που ζητούνται να προστεθούν είναι οι εντολές:

LDSP: opcode = 80H, Instruction Code = 10000000, operation $SP \leftarrow IR$
Οπου η λειτουργία της είναι να φορτώνει τον καταχωρητή SP με την τιμή που βρίσκεται στον καταχωρητή IR(ή και στο data bus, αναλογα με την υλοποίηση)

CALL: opcode 82H, Instruction Code = 10000010, operation $M[SP] \leftarrow PC$, και μετα $PC \leftarrow IR$

Η εντολή CALL χρησιμοποιείται για κλήση υπορουτινας

Πρωτου προχωρησουμε σε αλλαγες αυτα ειναι τα στοιχεια των παρων μας
ALU,Control unit και Data path

ALU: 1) Δεν υπολογίζει απευθείας
2) Παραγει κωδικο alus(6 downto 0) οπου παει σε αλλο κυκλωμα (ALU core)
3) Ελεγχεται αποκλειστικά απο control signals

Data path: 1) ολοι οι καταχωρητες οδηγουν ενα κοινο 8-bit bus
2) Ενας μονο driver καθε φορα

Control Unit: 1) FSM(RESET, FETCH1, FETCH2)
2) Ολα τα σηματα ελεγχου παραγονται απο την κατασταση και οχι απο ROM.

Τώρα οσον αφορά τον SP, αυτο δεν ειναι ενας ALU register τυπου AC αλλα ενας address register οπως ο PC και ο AR. Αρα αρχιτεκτονικα ανηκει στο address path και οχι στο data path και θα γινει

PC → AR → RAM

SP → AR → RAM

Αρα η συμβαση που ακολουθηθηκε ειναι πως ο SP δειχνει παντα στην τρεχουσα κορυφη της στοιβας και κατα την εντολη CALL :

- 1) Αποθηκευεται το PC στη μνημη στη διευθυνση SP
- 2) Ο SP ενημερωνεται καταλληλα
- 3) Το PC φορτωνεται με τη διευθυνση της υπορουτινας.

Τώρα οσον αφορά τις τροποποιησεις που εγιναν στην αρχιτεκτονικη της ΚΜΕ ειναι στην Data path οπου εγιναν οι εξης αλλαγες:

- 1) Προσθηκη του καταχωρητη SP
- 2) Δυνατοτητα συνδεσης του SP στον address bus και data bus
- 3) Χρηση της υπαρχουσας RAM για την υλοποιηση της στοιβας

Φροντισαμε να υλοποιησουμε την μοναδα ελεγχου αποκλειστικα με hardwired λογικη, χρησιμοποιωντας FSM, η καθε κατασταση να αντιστοιχει σε μικροεντολη, τα σηματα ελεγχου (pcbus, membus κλπ) παραγονται απο τη λογικη της FSM και δεν χρησιμοποιηθηκε microprogrammed control

Οσο αφορά την υλοποιηση testbench εδω δεν ημασταν επιτυχεις στην πληρη υλοποιηση της καθως ενω γραψαμε κωδικα με 0 errors οταν γινεται compile και δημιουργησαμε νεο αρχειο test για του καταλληλους χρονους και οσα αλλα χρειαζεται ωστε να γινει σωστο simulation, το quartus και modelsim μας δημιουργουσαν πολλα προβληματα που δημιουργηθηκαν στο installation process και δεν επιλυθηκαν ακομα και οταν το εκανα reinstall οποτε ψαχνοντας το Internet ειτε μεσο google ή βιντεο στο youtube στο τελος αναγκαστηκαμε να ρωτησουμε το chatgpt πως να το επιλησουμε και ενω φαινεται να εφτιαξε ως ενα σημειο στο τελος modelsim δεν φορτωνοταν το testbench (τα ιδια και περισσοτερα θεματα υπηρχαν και κατα την υλοποιηση της ασκησης 5) και στο τελος δεν καταφεραμε να το υλοποιησουμε (θα παραδωθουν εικονες παρακατω με το τι προβληματα γινοταν). Ωστόσο άμα δεν υπηρχαν προβλημάκια αυτο που θα γινοταν στο testbench ήταν να: δημιουργήσει clock και reset, να εκτελεί κύκλους fetch, να επιτρέπει την παρακολούθηση των καταχωρητών PC,SP,AR,IR , να επιβεβαιώνει τη σωστή λειτουργια των εντολών CALL και LDSR

Quartus Prime Lite Edition - C:/FPGA/project/rs_cpu - rs_cpu

File Edit View Project Assignments Processing Tools Window Help

rs_cpu

Project Navigator Hierarchy

EntityInstance

MAX 10: 10M50DAF484C7G

rs_cpu

Table of Contents

Flow Summary

Flow Settings

Flow Non-Default Global Settings

Flow Elapsed Time

Flow OS Summary

Flow Log

Analysis & Synthesis

Fitter

Assembler

Timing Analyzer

EDA Netlist Writer

Flow Messages

Flow Suppressed Messages

Flow Summary

Flow Status

Quartus Prime Version

Revision Name

Top-level Entity Name

Family

Device

Timing Models

Total logic elements

Total registers

Total pins

Total virtual pins

Total memory bits

Embedded Multiplier 9-bit elements

Total PLLs

UFM blocks

ADC blocks

Successful - Wed Jan 07 14:18:41 2026

20.1.1 Build 720 11/11/2020 SJ Lite Edition

rs_cpu

MAX 10

10M50DAF484C7G

Final

100 / 49,760 (< 1 %)

65

142 / 360 (39 %)

0

2,048 / 1,677,312 (< 1 %)

0 / 288 (0 %)

0 / 4 (0 %)

0 / 1 (0 %)

0 / 2 (0 %)

IP Catalog

Installed IP

Project Directory

No Selection Available

Library

Basic Functions

DSP

Interface Protocols

Memory Interfaces and Controllers

Processors and Peripherals

University Program

Search for Partner IP

Tasks

Compilation

Task

Compile Design

Analysis & Synthesis

Fitter (Place & Route)

Assembler (Generate program)

Timing Analysis

EDA Netlist Writer

Messages

System (1) Processing (152)

83% 00:01:15

220 MHz 7/1/2026

Messages

Type ID Message

Error: Can't launch the ModelSim-Altera software -- the path to the location of the executables for the ModelSim-Altera software were not specified or the executables were not found.

Error: You can specify the path in the EDA Tool Options page of the Options dialog box or using the TCL command set_user_option.

Can't launch the ModelSim-Altera software -- the path to the location of the executables for the ModelSim-Altera software were not specified or the executables were not found.

Error: NativeLink simulation flow was NOT successful

Info: For messages from NativeLink scripts, check the file C:/FPGA/project/rs_cpu_nativeLink_simulation.rpt

23031 Evaluation of TCL script c:/intelfpga_lite/20.1/quartus/common/tcl/internal/nativeLink/qnativesim.tcl unsuccessful

Quartus Prime Shell was unsuccessful. 5 errors, 0 warnings

293001 Quartus Prime Full Compilation was unsuccessful. 7 errors, 81 warnings

Messages

Type ID Message

Error: Can't launch the ModelSim-Altera software -- the path to the location of the executables for the ModelSim-Altera software were not specified or the executables were not found.

Error: You can specify the path in the EDA Tool Options page of the Options dialog box or using the TCL command set_user_option.

Can't launch the ModelSim-Altera software -- the path to the location of the executables for the ModelSim-Altera software were not specified or the executables were not found.

Error: NativeLink simulation flow was NOT successful

Info: For messages from NativeLink scripts, check the file C:/FPGA/project/rs_cpu_nativeLink_simulation.rpt

23031 Evaluation of TCL script c:/intelfpga_lite/20.1/quartus/common/tcl/internal/nativeLink/qnativesim.tcl unsuccessful

Quartus Prime Shell was unsuccessful. 5 errors, 0 warnings

293001 Quartus Prime Full Compilation was unsuccessful. 7 errors, 81 warnings

Messages

Type ID Message

Running Quartus Prime EDA Netlist Writer

Command: quartus_eda --read_settings_files=off --write_settings_files=off rs_cpu -c rs_cpu

18236 Number of processors has not been specified which may cause overloading on shared machines. Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value

204019 Generated file rs_cpu.vho in folder "C:/FPGA/project/simulation/modelsim/" for EDA simulation tool

Quartus Prime EDA Netlist Writer was successful. 0 errors, 1 warning

Running Quartus Prime Shell

Command: quartus_sh -t c:/intelfpga_lite/20.1/quartus/common/tcl/internal/nativeLink/qnativesim.tcl --block_on_gui rs_cpu rs_cpu

Quartus(args): --block_on_gui rs_cpu rs_cpu

Info: Start NativeLink simulation process

Info: Starting NativeLink simulation with ModelSim-Altera software

Warning: File rs_cpu_run_msim_gate_vhdl.do already exists - backing up current file as rs_cpu_run_msim_gate_vhdl.do.bak1

Info: Generated ModelSim-Altera script file C:/FPGA/project/simulation/modelsim/rs_cpu_run_msim_gate_vhdl.do

