


课程设计要求






课程设计概述



- 课程设计 1 : ALU 的设计与实现
- 课程设计 2 : MCU 设计实现及应用 (打榜评分)
- 提交内容: 设计报告、源代码、测试程序及测试结果。
如有抄袭情况, 将取消考试资格。
- 考核方式: 竞赛式考核+应用设计 (排序、FFT)
- 组队完成 3 人一组, 设组长 1 人, 组员 2 人。教学团队给出设计的平均成绩, 由组长分配每个成员课程设计成绩; 如团队成员对组长分配有异议, 可向教学团队提出复议, 根据实际情况重新分配。
- 考核时间期末考试后 (暂定 7 月 5 日下午 14 : 30), 报告提交时间为打榜验收后 5 天内 (7 月 10 日)。




课程设计说明



- ALU 的设计与实现：建议门级描述
- MCU 的设计与实现：可以采用行为级
- MCU 需至少支持 **ADD**、**SUB**、**AND**、**OR**、**MOV**、**LDR**、**STR**、**B/BL**
- 可在 ARM 指令集内选择扩展支持更多指令
- ALU/MCU 结构不限制（严格遵守 ARM 指令集）
 - 流水、超流水
 - 单指令多操作
 - 硬件加速核（乘法器）
 - 多核并行
 - ...



课程设计验收



- **课程设计 1 : ALU 的设计与实现**

课程设计 1 由教学团队提供 FPGA 硬件测试平台，验收环节仅作为督促大家学习设计、测试、优化方法，不计入最终评分结果

- **课程设计 2 : MCU 设计实现及应用（打榜评分）**

课程设计 2 的评分包含四个环节：

(a) 标准指令仿真：向教学团队证明正确性

(b) 打榜测试验收：四个榜单竞赛式验收

(c) 设计报告评分：小组为单位提交设计报告



课程设计报告



关于设计报告：课程设计 1(ALU 设计) 为课程设计 2 的子集，最终每组仅提交 1 份课程设计报告，需包含但不限于以下内容：

- 课程设计概述（摘要：想要做什么、效果如何）
- 背景及意义
- 目标及完成情况
- 关键创新点及效果（可选）
- 详细设计报告 (1. 硬件架构设计 (ALU+MCU+ 优化方法)；2. 软件设计 (汇编指令 + 机器码 + 算法优化方法))
- 详细测试报告 (1. 自测结果展示；2. 标准指令测试结果展示；3. 打榜测试结果展示)
- 总结及展望

课程设计评分规则

- 竞赛式考核
- 完成标准指令测试即及格
- 两个应用、处理速度、硬件效率，形成 4 个排行榜
- 第一名起评分 96 分，第二名分 92 分，...
- 根据报告质量 (及公开展示质量) ± 4 分
- 每个队取最高排名后，从其它排行中删除相应排名，其它队依次补进

排序		FFT	
速度	硬件效率	速度	硬件效率
第一名队	第一名队	第一名队	第一名队
第二名队	第二名队	第二名队	第二名队
...	...	...	...

- 注：硬件效率 = 处理速度 / 资源



课程设计应用介绍 (1)



- **设计一个程序在所设计 MCU 能够完成对 64 个实数的升序排序**
- 全部设计必须以 MCU 的指令形式完成，不能做专用硬件芯片，最后要求展示对应汇编指令
- 展示时，外部生成一个 ROM（名字为 test_ROM, 线路输出名字为 test_vector_in）的 IP core，测试时随机载入一个 coe 文件。作为测试向量放入到 ROM 中，然后利用 MCU 指令从此 ROM 中将数据放入内部的存储。从第一个数据开始读入进行计数器计数（计数器独立设计，位宽为 20 比特名字为 cnt_test，一旦开始计数，中间禁止停止）
- 完成相应的操作后，一次性将数据存储到外部的 RAM 中（名字为 verify_RAM, 线路输入名字为 verify_vector_out）。最后一个数据输出完成停止计数




课程设计应用介绍 (1)




- **设计一个程序在所设计 MCU 能够完成对 64 个实数的升序排序**
 - 需要将 `test_vector_in` , `verify_RAM` , `cnt_test` 放入 ILA , ILA 深度设为 8192/16384(要看到汇编指令执行的全过程)。
 - 输入数据定点为带符号的 16 位整数 , 输出也为 16 位带符号整数
 - 验收验证时 , 会检查 `test_vector_in` , `verify_RAM` 的结果是否正确 , 以及功能完成后计数器的计数总量
 - 所有结果都是上板后结果 , 不再以 simulation 结果进行任何参考。正确性就只看 `test_vector_in` , `verify_RAM` , 而且必须以现场提供的 coe 进行测试为准
 - 实际工作时钟频率必须满足综合报告 worse case slack(WNS) 为正值



课程设计应用介绍 (1)



- **设计一个程序在所设计 MCU 能够完成对 64 个实数的升序排序**
 - Timing report 必须满足所有时序，有 violation 则设计不成功，最后计算时间就是 (cnt 计数时间) × 时钟周期
 - 硬件资源开销为：LUT+FF(换算关系： $6 \times \text{LUT} + 10 \times \text{FF}$)




课程设计应用介绍 (2)



- **设计一个程序在所设计 MCU 完成对 8 点 FFT 变换。**
- 全部设计必须以 MCU 的指令形式完成，不能做专用硬件芯片，最后要求展示对应汇编指令
- 展示时，外部生成一个 ROM（名字为 test_ROM, 线路输出名字为 test_vector_in）的 IP core，测试时随机载入一个 coe 文件。作为测试向量放入到 ROM 中包括 8 个采样点（包含实虚部）的测试数据，然后利用 MCU 指令从此 ROM 中将数据放入内部的存储。从第一个数据开始读入进行计数器计数（计数器独立设计，位宽为 20 比特名字为 cnt_test，一旦开始计数，中间禁止停止）。




课程设计应用介绍 (2)



- **设计一个程序在所设计 MCU 完成对 8 点 FFT 变换**
 - 完成相应的操作后，一次性将数据读出，只需要读出 8 点运算结果向量，存储到外部的 RAM 中（名字为 `verify_RAM`, 线路输入名字为 `verify_vector_out` ）。最后一个数据输出完成停止计数。
 - 需要将 `test_vector_in` ， `verify_RAM` ， `cnt_test` 放入 ILA ， ILA 深度设为 8192/16384(要看到汇编指令执行的全过程) 。
 - 输入 / 输出数据均为 16 比特定点数。




课程设计应用介绍 (2)



- **设计一个程序在所设计 MCU 完成对 8 点变换**
 - 考试验证时，会检查 `test_vector_in`，`verify_RAM` 的结果是否正确，以及功能完成后计数器的计数总量
 - 所有结果都是上板后结果，不再以 `simulation` 结果进行任何参考。正确性就只看 `test_vector_in`，`verify_RAM`，而且必须以现场提供的 `coe` 进行测试为准
 - `Timing report` 必须满足所有时序，若有 `violation` 则设计不为成果，最后计算时间就是（`cnt` 计数时间）× 时钟周期
 - 硬件开销为 $6 * \text{LUT} + 10 * \text{FF}$



课程设计加分项说明



- 加分项：采用了课程教学内容以外的技术成功应用于本次课程设计
- 对加分项的设计内容在设计报告中，以“**创新设计**”条目进行说明，包括设计方法、实现技术路径、对该技术的测试等；并在设计整体验收时向测试老师说明；
- 加分值只计入课程设计成绩，有教师团队共同决定加分值。

提醒

- 学有余力的同学，鼓励两个赛题同时参加，但是一定要实现考虑清楚，追求速度还是追求效率，目标驱动设计。
- 从往年情况看，同学们往往扎堆选择看起来简单的那个赛题，使得看起来困难的题反而更容易获得好的排名，请大家做好充分论证和讨论。
- **非常不鼓励小组内按赛题、按方案拆分人员等。**

排名	向量内积				FFT			
1	速度(万次/秒)		效率(万次/秒/千门)		速度(万次/秒)		效率(万次/秒/千门)	
2	第八组	1337.5	第三组	69.11	第五组	652.27	第十二组	25.09
3	第十九组	433.53	第四组	53.79	第十六组	277.78	第二十四组	17.52
4	第十三组	384.62	第七组	51.52	第十一组	136.84	第二十一组	1.25
5	第十组	206.9	第二十组	29.98				
6	第十四组	180	第一组	22.11				
7	第十七组	78.96	第二十五组	6.31				
8	第二组	50	第二十六组	4.64				
9	第二十三组	29.97	第十五组	159.44				
10	第六组	267.44	第十八组	5.93				
11	第九组		第二十二组					