
FPGA platforma
Reģistru karte
Konveijers PU 0
AER
Conv2D
LIF
OC BRAM
Maks.apv.
DMA
Konveijers PU 1
Conv2D
LIF
OC BRAM
Maks.apv.
DMA
Konveijers PU N
Conv2D
LIF
OC BRAM
Maks.apv.
AER
DMA
PCI-e DMA
Ārējā SDRAM
Bitu plūsma
Platformas vadība
Ieeja
Izeja
Dati
PCI-e
Resursdatora CPU
IP bibliotēka
Konfigurācija
Conv2D
LIF
FC
Maks.apv.
AER
Konveijera sintēze
Inferences API
Ierīces draiveris
Resursdatora SDRAM