FIȘA PROIECTULUI DE DISCIPLINĂ

Disciplina:

Analiza și sinteza circuitelor numerice I, an II/sem. 4.

Tema de proiect nr. 61

Să se proiecteze un decodificator BCD exces 3/7 segmente (logică combinațională). Se va studia cazul în care elementele tubului de afișare cu 7 segmente sunt aprinse inițial cât și cazul în care elementele tubului sunt stinse inițial. Proiectarea se va referi la o singură decadă.

Cerințe de proiectare:

În rezolvarea temei proiectului se vor trata următoarele puncte:

- Să se reprezinte funcțiile logice asociate circuitului combinațional prin forma canonică disjunctivă (FCD), forma canonică conjunctivă (FCC), tabel de adevăr şi diagrame Veitch-Karnaugh.
- Să se obțină formele minime disjunctive și conjunctive pentru funcțiile logice asociate decodificatorului BCD exces 3/7 segmente (utilizându-se combinațiile indiferente) prin metodă diagramelor Veitch-Karnaugh; de asemenea, se vor obține, formele minime disjunctive pentru două dintre funcțiile logice de ieșire f₆ si f₇ și prin metodă Quine-McCluskey.
- Să se implementeze fiecare funcție logică, independent, numai cu porți logice ȘI-NU (se vor utiliza circuite integrate realizate în tehnologia TTL).
- Să se implementeze ansamblul funcțiilor logice numai cu porți logice ȘI-NU (se vor utiliza circuite integrate realizate în tehnologia TTL).
- Să se implementeze ansamblul funcțiilor logice în următoarea variantă: primele trei funcții logice de ieșire cu porți logice ȘI-NU (circuite integrate TTL), iar următoarele patru cu porți logice SAU-NU (circuite integrate CMOS).
- Să se implementeze ansamblul funcțiilor logice cu MUX-uri de 8, respectiv 16 căi (se vor utiliza circuite integrate realizate în tehnologia TTL).
- Să se implementeze ansamblul funcțiilor logice cu DMUX-uri de 8, respectiv 16 căi și porți logice ȘI-NU în prima variantă, respectiv ȘI în a două variantă (se vor utiliza circuite integrate realizate în tehnologia CMOS).
- Să se calculeze timpii de propagare "intrare-iesire", pentru toate schemele logice obținute.
- Să se calculeze puterile disipate pentru toate schemele logice obținute.
- Să se compare soluțiile de implementare obținute.

• Se va face analiză, prin simulare, a tuturor schemelor logice obținute utilizându-se pachetul de programe OrCAD.

Pe schemele logice obținute se vor specifică tipul și gradul de utilizare al fiecărui circuit integrat.

Bibliografia recomandată:

- [1] Maican, S. Sisteme numerice cu circuite integrate. Culegere de probleme, Ed. Tehnică, București, 1980.
- [2] Ştefan, Gh. M., Bistriceanu, V. Circuite integrate digitale. Probleme. Proiectare, Ed. Albastră, Cluj-Napoca, 2000.
- [3] Wakerly, J.F. Circuite digitale, Ed. Teora, Bucureşti, 2002.
- [4] Wilkinson, B. Electronică digitală. Bazele proiectării, Ed. Teora, București, 2002.
- [5] Moldoveanu, F., Floroian, D. Circuite logice și comenzi secvențiale. Circuite logice combinaționale, Ed. Universității Transilvania din Brașov, 2003.
- [6] Toacşe, Gh., Nicula, D. Electronică digitală, Ed. Tehnică, Bucureşti, 2005.

Condiții de redactare:

Pentru redactare se va folosi template-ul recomandat de cadrul didactic îndrumător.

Evaluări pe parcurs:

S-au stabilit doua vize pentru evaluarea pe parcurs a proiectului la urmatoarele date:

- viza I-a: 18.04.2018;

- viza a II-a: 16.05.2018.

Termenul de predare și susținere:

Proiectul se va preda și susține în ultima săptămână a semestrului.

Notarea proiectului:

Forma finală a proiectului trebuie să conțină rezolvări pentru toate punctele cerute prin temă iar, din punct de vedere al redactării, să aibă forma solicitată. În cursul susținerii, studentul trebuie să dovedească cunoaștera metodelor specifice de rezolvare pentru problemele date, utilizarea corectă și fluentă a termenilor specifici și interpretarea corectă a rezultatelor. Notarea va porni de la nota 10, dacă studentul a primit ambele vize de evaluare, de la nota 8 dacă studentul a primit o singură viză și de la nota 6 în cazul în care studentul nu are nicio viză.

Februarie 2018

Titular activități de proiect,
Prof.dr.ing. Florin Dumitru MOLDOVEANU