Codificatorul prioritar

Codificatoarele prioritare, spre deosebire de cele "clasice", sunt astfel concepute încât, în cazul activării simultane a mai multor intrări, la ieșire să apară doar codul intrării cu prioritatea cea mai mare. În acest scop fiecărei intrării îi este atribuită o prioritate, care crește cu numărul intrării.

Pentru exemplificare se va prezenta circuitul integrat – codificator prioritar 74148 a cărui schemă-bloc este dată în figura 1 și a cărui logică de funcționare este redată în tabelul 1.

Circuitul dispune de opt intrării informaționale, $\overline{0},\overline{1},\ldots,\overline{7}$, a căror prioritate crește cu valoarea numărului și de trei ieșiri $\overline{A}_0,\overline{A}_1,\overline{A}_2$, toate active pe 0 logic. Din tabelul de adevăr al circuitului se poate constata că prin activarea, de exemplu, a intrării $\overline{4}$ (linia 0111), simultan cu una sau mai multe dintre intrările $\overline{0},\overline{1},\overline{2},\overline{3}$, numai ieșirea \overline{A}_2 este activată, iar ieșirile \overline{A}_0 și \overline{A}_1 sunt forțate în 1 logic, situație care corespunde intrării având prioritatea cea mai mare, $\overline{4}$. Circuitul prezintă, de asemenea, o intrare de validare \overline{EI} și încă două ieșiri suplimentare \overline{EO} și \overline{GS} .

Când $\overline{EI}=1$ toate intrările sunt blocate și toate ieșirile sunt menținute în 1 logic (inactive). Ieșirea \overline{GS} devine activă (0), atunci când cel puțin una dintre intrările de date este activată, iar ieșirea \overline{EO} este activată (0) atunci când toate intrările de date sunt inactive (1). Ieșirea \overline{EO} se utilizează în cazul conectării în cascadă a mai multor codificatoare, pentru validarea unui circuit similar, având intrări de date cu prioritate mai mică.




Fig.1 Schema-bloc a CD-ului prioritar 74148.

Tab.1Tabelul		de			adevar		al		CD-ului			priorita	r 74148.	
Intrări									Ieşiri					01 "
\overline{EI}	$\overline{0}$	1	<u>7</u>	3	$\overline{4}$	5	6	7	\overline{A}_2	\overline{A}_1	\overline{A}_0	\overline{GS}	\overline{EO}	Observații
1	*	*	*	*	*	*	*	*	1	1	1	1	1	Blocat
0	1	1	1	1	1	1	1	1	1	1	1	1	0	Intrări inactive
0	*	*	*	*	*	*	*	0	0	0	0	0	1	
0	*	*	*	*	*	*	0	1	0	0	1	0	1	
0	*	*	*	*	*	0	1	1	0	1	0	0	1	
0	*	*	*	*	0	1	1	1	0	1	1	0	1	Funcționare
0	*	*	*	0	1	1	1	1	1	0	0	0	1	normală
0	*	*	0	1	1	1	1	1	1	0	1	0	1	
0	*	0	1	1	1	1	1	1	1	1	0	0	1	
0	0	1	1	1	1	1	1	1	1	1	1	0	1	

Din tabelul 1 se pot obține expresiile funcțiilor de ieșire. Pentru $\overline{A}_0, \overline{A}_1$ și \overline{A}_2 rezultă următoarele expresii:

$$\overline{A}_{2} = \overline{EI} \cdot \overline{7} + \overline{EI} \cdot \overline{6} \cdot 7 + \overline{EI} \cdot \overline{5} \cdot 6 \cdot 7 + \overline{EI} \cdot \overline{4} \cdot 5 \cdot 6 \cdot 7$$

$$\overline{A}_{1} = \overline{EI} \cdot \overline{7} + \overline{EI} \cdot \overline{6} \cdot 7 + \overline{EI} \cdot \overline{3} \cdot 4 \cdot 5 \cdot 6 \cdot 7 + \overline{EI} \cdot \overline{2} \cdot 3 \cdot 4 \cdot 5 \cdot 6 \cdot 7$$

$$\overline{A}_{0} = \overline{EI} \cdot \overline{7} + \overline{EI} \cdot \overline{5} \cdot 6 \cdot 7 + \overline{EI} \cdot \overline{3} \cdot 4 \cdot 5 \cdot 6 \cdot 7 + \overline{EI} \cdot \overline{1} \cdot 2 \cdot 3 \cdot 4 \cdot 5 \cdot 6 \cdot 7$$
(1.1)

Se observă că, utilizând teorema: $ab + \overline{a}c = ab + \overline{a}c + bc$, se pot simplifica o serie de termeni din expresiile acestor funcții, rezultând:

$$\overline{A}_2 = \overline{EI} \cdot \overline{7} + \overline{EI} \cdot \overline{6} + \overline{EI} \cdot \overline{5} + \overline{EI} \cdot \overline{4}$$

$$\overline{A}_{1} = \overline{EI} \cdot \overline{7} + \overline{EI} \cdot \overline{6} + \overline{EI} \cdot \overline{3} \cdot 4 \cdot 5 + \overline{EI} \cdot \overline{2} \cdot 4 \cdot 5$$
(1.2)

$$\overline{A}_0 = \overline{EI} \cdot \overline{7} + \overline{EI} \cdot \overline{5} \cdot 6 + \overline{EI} \cdot \overline{3} \cdot 4 \cdot 6 + \overline{EI} \cdot \overline{1} \cdot 2 \cdot 4 \cdot 6$$
(1.3)

Codificatorul prioritar are, așa cum s-a precizat, intrări și ieșiri de selecție ce permit cascadarea acestora pentru obținerea unui număr mai mare de intrări. Aceste scheme de extindere necesită, însă, porți logice adiționale pentru generarea biților de ieșire. Spre exemplu, pentru un număr de 16 intrări sunt necesare două codificatoare și patru porți ȘI-NU cu două intrări, iar pentru 32 de intrări și cinci ieșiri se folosesc patru codificatoare, ș.a.m.d.

În figura 2 este prezentată schema logică a unui CD prioritar, utilizat pentru codificarea în binar a numerelor zecimale de la 0 la 15, realizat cu două circuite integrate 74148. Se constată că la activarea uneia sau mai multora dintre liniile $\overline{0},\overline{1},...,\overline{7}$, primul codificator este validat prin $\overline{EO}_2(0)$, iar atunci când se activează intrările $\overline{8},\overline{9},...,\overline{15}$, funcționează doar al doilea codificator, \overline{EO}_2 fiind pe 1 logic.

Circuitul din dreapta având prioritate față de cel din stânga, autorizează pe ultimul și îi cedează prioritatea numai atunci când nici una dintre intrările sale, $\overline{8}$ la $\overline{15}$, nu este activă (nu este în starea logică 0). Ieșirea reprezintă deci și cifra cea mai semnificativă din cuvântul de cod, A_3 . Partea mai puțin semnificativă a cuvântului de cod, $A_2A_1A_0$, este dată de către circuitul care deține prioritatea în momentul considerat. Selectarea grupului este indicată de semnalul P. Cele patru ieșiri, active pe 1 logic, se obțin așa cum se indică în figura 2 și în conformitate cu relațiile:

$$A_0 = \overline{A_0^1 \cdot \overline{A_0^2}} = A_0^1 + A_0^2, \ A_1 = \overline{A_1^1 \cdot \overline{A_1^2}} = A_1^1 + A_1^2$$
 (1.5)

$$A_2 = \overline{A_2^1 \cdot A_2^2} = A_2^1 + A_2^2, \ A_3 = \overline{EO}_2$$
 (1.6)




Fig. 2 Circuit codificator pentru codificarea cu prioritate a 16 semnale de intrare.