## 5.3. Familia TTL

Familia TTL face parte din familia mare a circuitelor integrate în tehnică bipolară, tranzistoarele fiind tranzistoare bipolare. Deși astăzi familia standard TTL este iesită din uz pentru motive ce vor fi discutate, este un model pentru a înțelege tehnica unei familii de circuite logice și din acest motiv rămân un obiect de studiu. Mai mult, familii derivate cu performanțe superioare sunt utilizate în continuare.

Principalul dezavantaj este puterea consumata care le face, de exemplu, improprii pentru alimentare portabilă și mai mult, tensiunea standard de alimentare de 5 V nu este proprie alimentării de la baterii care au standarde diferite. Trei baterii de 1,5 V nu asigura de exemplu limita minimă de 4,75 V necesară acestora, iar alimentarea portabila este foarte mult utilizată în aplicațiile noi.

Au și o margine de zgomot redusă, de 0,4 volți și sunt sensibile la vârfuri de tensiune care apar pe linia de alimentare astfel că în mod curent e nevoie de condensatoare de decuplare care uneori ajung la fel de multe ca integratele TTL folosite, mărind mult suprafața totală.

## 5.3.1. Poarta fundamentală SI-NU

Familiile de circuite integrate digitale s-au dezvoltat pornind de la un circuit fundamental care pentru familia TTL este poarta SI-NU, figura 5.16. Alăturat este prezentat și simbolul porții cu notațiile curente pentru variabilele de intrare și de ieșire si pentru functia realizată.

Tensiunea de alimentare a circuitelor integrate TTL este  $E_{CC}$ .= 5V, fiind permis un domeniu de variație între +5..-5%, adică între 5,25... 4,75V.

Prin convenție 1 corespunde nivelului de tensiune ridicată,  $U_H$  (High), iar 0 nivelului de tensiune coborata,  $U_L$  (Low). Convenția se numeste logică pozitivă.

Tranzistorul  $T_1$  este un tranzistor multi-emitor, realizabil ușor prin tehnologia integrată. Dacă cel puțin una din intrari este la tensiune coborată, nivel logic 0, joncțiunea baza-emitor a tranzistorului  $T_1$  este polarizată în sens direct și potențialul în punctul 1,  $V_1 = 0.7V$  și are o valoare insuficientă pentru a deschide joncțiunile bază-colector a tranzistorului  $T_1$ , bază-emitor a tranzistorului  $T_2$  și bază-emitor a tranzistorului  $T_3$ . Potențialele  $V_2$ , și  $V_3$  sunt sub valorile care permit deschiderea joncțiunilor și deci tranzistorul  $T_2$  este blocat, tranzistorul  $T_3$  este blocat, iar tranzistorul  $T_4$  prin  $T_2$  este deschis la saturatie. Tensiunea de ieșire  $T_2$ 0 este ridicată, corespunzătoare nivelului logic 1.

În figura 5.17.a este desenată cu linie mai groasă zona activă a porții, cu elementele parcurse de curent pentru această stare.

Dacă toate emitoarele tranzistorului  $T_1$  sunt la tensiune ridicată, nivel logic 1, atunci joncțiunile bază-colector a tranzistorului  $T_1$  și bază-emitor a tranzistorului  $T_2$  sunt deschise, tranzistoarele  $T_2$  și  $T_3$  sunt deschise la saturație. Potențialul  $V_3$  este 0,7V, potențialul unei jocțiuni deschise iar pe  $T_2$  derschis este o cădere de aproximativ 0,2V și atunci potențialul  $V_4$  = 0,9V, insuficient pentru a deschide joncțiunea bază-emitor a

 $T_4$  și dioda D. Tensiunea de iesire  $U_O$  este coborâtă, corespunzatoare nivelului logic 0.

În figura 5.17.b este desenată cu linie mai groasă zona activă a porții, cu elementele parcurse de curent pentru această stare.




Fig. 5.16. Poarta TTL fundamentală, poarta SI-NU




Fig. 5.17. Poarta SI-NU în starea 1 (a) și 0 (b) la ieșire




Fig. 5.18. Caracteristica de transfer a porții SI-NU

Caracteristica de transfer  $U_O(U_I)$  pentru o intrare (cealalta fiind în gol sau conectată la  $E_{CC}$ ) poate da o privire de ansamblu asupra fucționării circuitului (figura 5.18).

Dacă tensiunea de intrare este sub 0,6V suntem în cazul 5.17.a și ieșirea este la nivel ridicat, portiunea A-B a curbei.

După aceasta valoare  $T_2$  intră în conducție și este un amplificator cu amplificare mică  $A_U \approx -R_2/R_3$  iar caracteristica are o pantă usor descrescătoare, portiunea B-C a curbei.

Dacă tensiunea de intrare este peste 1,2V atunci se deschide și tranzistorul T<sub>3</sub> și variația la iesire este mai accentuată, portiunea C-D a curbei. Pe această porțiune exista și o crestere a curentului absorbit de la sursă.

Daca tensiunea creste în continuare tranzistoarele 2 si 3 conduc la saturație și suntem

dupa punctul D al curbei, la valori mici ale tensiunii de iesire.

# 5.3.2. Parametri și caracteristici ale familiei TTL standard

Pentru seria de circuite integrate TTL **nivelele de tensiune garantate** în conditii de încărcare maximă sunt:

-pentru 0 la ieșire  $U_{OL \max} = 0.4 \text{V}$ 

-pentru 1 la ieșire  $U_{OH \min} = 2.4 \text{V}$ 

-pentru 0 la intrare  $U_{IL \max} = 0.8V$ 

-pentru 1 la intrare  $U_{IH \min} = 2.0 \text{V}$ 

Diferențele:

$$MZ_1 = U_{OH \min} - U_{IH \min}$$
;

$$MZ_0 = U_{OL \max} - U_{IL \max}$$
;

se numesc **margini de zgomot** de curent continuu (figura 5.19). Valorile garantate pentru ambele nivele de ieșire sunt:

$$MZ = 0.4V.$$

Astfel, o suprapunere de zgomot de 0,4V intre iesirea unui circuit și intrarea urmatorului nu va influenta




Fig. 5.19. Nivele de tensiune și margine de zgomot.

starea transmisa. In realitate marginea de zgomot este mai mare.

Pragurile de tensiune sunt garantate pentru orice circuit, in limitele tensiunilor de alimentare permise, 4,5-5,5V pentru seria militara și 4,75-5,25V pentru seria industriala, respectiv în limitele de temperaturi permise, -55...+ 125 grade Celsius,

seria militara și 0...+70 grade Celsius seria industriala. Aceasta inseamnă ca valorile caracteristicii de transfer trebuie sa se situeze în afara zonelor marcate (figura 5.20).

Factorul de incarcare la iesire, **fan-out**, reprezinta numarul maxim de intrari permis a se lega la o iesire, astfel ca nivelurile de tensiune sa nu se degradeze. Seria de circuite integrate TTL are garantat fan-out-ul de 10, ceea ce inseamna ca o iesire intr-o anumita stare poate asigura în conditiile cele mai defavorabile un curent de iesire care sa fie de cel putin de 10 ori mai mare decat curentul de intrare maxim pentru acea stare, pastrandu-se pragurile de tensiune garantate.




Fig. 5.20. Zona permisă în funcționarea circuitelor TTL




Fig. 5.21. Circulația curenților între circuite, pentru 0 logic

Deci, pe lângă nivelul de tensiune garantat circuitul trebuie sa asigure și anumite nivele de curent. Circulația curenților intre două circuite, pentru cele două stări, 0 sau 1 logic este prezentată în figurile 5.21 (0 logic) și 5.22 (1 logic). Se considera că o poarta comanda alte două porti.

Din caracteristica de intrare a portii TTL, figura 5.23, se poate vedea **curentul de intrare** în cele 2 stari.




Fig. 5.22. Circulația curenților între circuite, pentru 1 logic.




Fig. 5.23. Curent de intrare




Fig. 5.24. Curent de iesire

Pentru starea de intrare 0, curentul de intrare maxim garantata este 1,6 mA la tensiunea de iesire maxima garantata 0,4V (a circuitului care comanda), iar pentru starea 1 curentul de intrare maxim garantat  $40\mu$ A la tensiunea minim garantata 2,4V.

Deci un circuit trebuie sa asigure un **curent de iesire** de minim 16 mA în strea 0 (la maxim 0,4V) și minim 400 µA în starea 1 (minim 2,4V) pentru a asigura fan-out de 10. De remarcat ca pentru starea 0 curentul de intrare este negativ, iar în starea 1 este pozitiv, lucru de care va trebui tinut cont la măsurearea acestor curenti.

Fan-out-ul real este mai mare decat cel garantat și depinde și de starea de la iesire.

Functionarea circuitului la iesire poate fi urmarita în figura 5.24, unde sunt date caracteristicile de iesire pentru cele 2 stari,  $O(U_{OL})$  și  $I(U_{OH})$ . Se observa ca sunt garantati curenții de iesire pentru realizarea fan-out-ului de 10.

Timpul de propagare este un alt parametru important și are pentru circuitele

TTL. El este evaluat la ambele tranziții si este mai lung la tranziția 1-0 (LH). Valoarea medie este 10 ns.

Puterea consumata pe poarta are deasemenea valori diferite funcție de starea la iesire dar valoarea medie este 10 mW/poarta.

Un dezavantaj major al seriei TTL standard este ca iesirile nu pot fi conectate în paralel și deci circuitul nu poate fi utilizat pentru realizarea de magistrale.

Dacă iesirile sunt la fel, ambele 0 sau 1 conecatrea în paralel este posibilă, pentru 0 două tranzistoare saturate sunt conectate pe o aceeași sarcină de colector, la sursa de




Fig. 5.25. Legatura paralel la ieșirea TTL

alimentare, iar pentru 1 două tranzistoare au conectata în emitoare o aceeasi sarcină legata la masă.

Ce se întâmplă la conectarea a două porti cu stări diferite la ieșire se poate vedea în figura 5.25.

Circuitul din stânga este în starea logic 0 la iesire, deci tranzistoarele de ieşire sunt blocat, sus, saturat, jos. Circuitul din derapta este în starea logic 1 la iesire, deci tranzistoarele de ieşire sunt, saturat sus, blocat, jos.

Atunci un curent de valoare mare circulă așa cum se vede în figură. Curentul este destul de mare ca să degradeze ambele nivele logice și poate conduce și la defectarea circuitului.

Acest dezavantaj este eliminat de circuitele TTL cu colectorul în gol.

# 5.3.3. Porti cu colectorul în gol

Poarta cu colectorul în gol este similara celei standard, la care tranzistorul de iesite  $T_3$  are colectorul în gol, dioda D şi tranzistorul  $T_4$  fiind eliminate. Pentru ca circuitul să funcționeze este necesar să se conecteze o rezistență exterioară între colectorul amintit şi plusul sursei de alimentare (figura 5.26)

Astfe completat, circuitul realizează aceeași functie SI-NU. Oricare intrare la 0 deschide o joncțiunea bază emitor a tranzistorului multiemitor iar tensiunea pe baza acestuia, 0,7V tine blocate tranzistoarele celelalte. Ieșirea este la nivel ridicat.

Doar dacă ambele intrari sunt la 1 se permite polarizarea prin  $R_1$  a tranzistorului  $T_2$  care la rândul lui îl deschide pe  $T_3$  și ieșirea este la nivel coborât.




Fig. 5.26. Poartă TTL SI-NU cu colectorul în gol

Poarta are mai multe utilizări curente.

Prima este comanda directă a unor sarcini exterioare diverse, cum ar fi de exemplu relee sau elemente de semnalizare (diode luminiscente, becuri). Sarcina se alege astfel ca, pentru tensiunea maxima de alimentare, curentul maxim prin

tranzistorul  $T_3$  să nu depășească limita  $I_{Olmax}$ =16mA (figura 5.27). Dacă vom considera o tensiune tipică de 0,3 volți pe tranzistorul 3 saturat atunci:

$$R_{EXTmin} > (5,25-0,3)/1,6 \cdot 10^{-3} \Omega$$

Circuitul mai este utilizat pentru a realiza o funcție logică SI care se mai numește în acest caz SI cablat prin conectarea a doua sau mai multe porți pe o aceeași rezistență exterioară (figura 5.x). Intradevăr, oricare Y este 0, adică tranzistorul de ieșire e deschis, nivelul la ieșire este 0, Si nivelul la ieșire este 1 doar daca ambele Y sunt la 1. Deci funcția SI.




Fig. 5.27. Calculul rezistenței exterioare la poarta cu colectorul în gol

Circuitul astfel realizat este similar cu un circuit cu capsule standard pe două nivele cu schema prezentată în partea dreaptă a figurii 5.28.




Fig. 5.28. Funcția SI cablat cu porți cu colectorul în gol

Utilizarea cea mai importanta este conectarea unor linii de date prin aceste porți la o magistrală. Schema de legare este prezentata în figura 5.29.




Fig. 5.29. Magistrala cu porți cu colectorul în gol

Circuitul de control asigură activarea unei singura porti la un moment dat, astfel ca semnalul unei singure linii este transmis pe magistrală (Bus). Activarea (Enable) se face cu un semnal 1, toate celelalte porti primind semnal 0.

Dacă o poarta are 0 la o intrare atunci  $T_3$  este blocat, reprezintă o rezistență echivalentă (sau o impedanță la frecvențe mai ridicate) de valoare mare și orice semnal pe linia corespunzătoare este blocat.

Dacă o poarta are 1 la o intrare atunci  $T_3$  depinde de semnalul pe intrarea de linie, care e activă pe rezistența exterioară și semnalul, inversat fată de intrare,

este transmis pe magistrală.

O problema specifică acestei aplicații este alegerea rezistenței R a magistralei. Aceasta depinde de numărul ieșirilor și al intrărilor conectate la magistrală, ceea ce reprezintă un dezavantaj al portilor cu colectorul în gol.

Presupunem că avem legate la magistrală N iesiri și M intrări. Vom avea două situații distincte:

1. Magistrala este la 0, adică o iesire si numai una este la 0 și deci un tranzistor




Fig. 5.30. Curenți cu magistrala 0




Fig. 5. 31. Curenți cu magistrala 1.

final  $T_3$  este deschis (figura 5.30).

Se considera că celelalte iesiri, la 1, cu tranzistoarele de iesire blocate au curentul neglijabil și că intrarile contribuie fiecare cu un curent tipic, mai mic decât cel maxim, 1,6 mA.

Condiția principala este:

$$I_{Olmax}$$
=16mA;

Atunci, dacă se ține seamă de circulația curenților, care este ca în figură, rezultă că trebuie să avem:

$$I_R = I_{OL} - MI_{Ilmax}$$
;

și deci:

$$R_{\min} = \frac{E_{CC\max} - 0.4}{I_{OL\max} - MI_{IL}}$$

2. Magistrala este la 1, adică toate iesire sunt la 1 și deci toate tranzistoarele finale T<sub>3</sub> sunt blocate (figura 5.31).

Se considera că celelalte iesiri, la 1, cu tranzistoarele de iesire blocate au curentul neglijabil și că intrarile contribuie fiecare cu un curent maxim, 40 µA.

Conditia principala este:

$$I_{OHmax}$$
=400 µA;

Atunci, dacă se ține seamă de circulația curenților, care este ca în figură, rezultă că trebuie să avem:

$$I_R = NI_{OHmax} + MI_{IHmax}$$
;

și deci:

$$R_{\text{max}} = \frac{E_{CC\min} - 2.4}{NI_{OH\max} + MI_{IH\max}}$$

# 5.3.4. Porti three-state

Portile cu colectorul în gol s-au născut din necesitatea legarii în paralel a iesirilor mai multor porti cu scopul principal de a realiza magistrale (bus). Ele au câteva dezavantaje:

- necesită o rezistență exterioară, a cărei valoare depinde de numărul iesirilor în paralel dar și a intrărilor din secțiunea uratoare;
- în starea 1 rezistența de ieșire este chiar rezistența exterioară, mare comparativ cu un etaj de iesire standard;
- viteză mai mică decât o poartă standard;

Dezavantajele amintite sunt eliminate de o altă subfamilie care permite la rândul său cuplarea în paralel a iesirilor pentru a realiza magistrale și anume subfamilia de circuite logice cu trei stări (three state).

Poarta fundamentală este inversorul (figura 5.32), derivat din poarta TTL SI-NU. În figură sunt reprezentate și simbolurile, de la cel mai simplu la unul cu o reprezentare explicită a blocurilor funcționale.




Fig. 5.32. Inversor three-state şi reprezentările acestuia.

Porțile din familie au, pe lânga intrările corespunzătoare variabilelor binare (datele de intrare) si iesirea care furnizează funcția binară, o intrare suplimentară cu

acțiune prioritară care, în cele două stari posibile, activează sau dezactivează poarta. Intrarea se noteaza  $\overline{E}$  (enable) sau mai des  $\overline{\overline{E}}$  pentru a arăta că activarea nu se face pe 1 ci pe 0.

Dacă  $\overline{E}$ =0, atunci  $T_7$  este blocat, al doilea emitor al  $T_1$  fiind la 1 nu influențează intrarea A, iar dioda D este blocata și nu influențeaza ieșirea. Circuitul este o porta inversoare activă (A, Y în figura x2 unde este tabelul de adevăr pentru inversorul three-state).

Dacă  $\overline{E}$ =1 atunci atunci  $T_7$  este deschis, al doilea emitor al  $T_1$  fiind la 0 suntem într-un caz similar cu poarta stadard SI-NU cu o intrare la 0 care blochează  $T_2$ 

| $\overline{\mathrm{E}}$ | A | Y      |  |
|-------------------------|---|--------|--|
| 0                       | 0 | 1      |  |
| 0                       | 1 | 0      |  |
| 1                       | 0 | high Z |  |
| 1                       | 1 | high Z |  |

Fig. 5.33. Tabelul de adevar pentru inversorul three-state

și  $T_3$  (intrarea A nu are nici un rol), iar baza  $T_4$  este, prin dioda D deschisă și tensiunea  $U_{CE}$  a  $T_7$  la un potențial de aproximativ 0,9 V care mentine D și  $T_4$  blocate. Circuitul are deci ambele tranzistoare de la iesire blocate și deci prezintă la iesire o impedanță foarte mare (high Z, figura 5.33).

Dacă circuitului inversor i se adaugă o intrare B se obtine poarta SI-NU și similar se realizează si alte tipuri de circuite logice.




Fig. 5.34. Inversoare three-state legate la o magistrală

Avantajele subfamiliei sunt:

- nu necesită o rezistență exterioară:

- are rezistența de ieșire este mică pentru ambele stări, 0 sau 1;
- permite cuplarea în paralel a ieșirilor (cu condiția ca una singură dintre iesiri să fie CHEIE activă).

Familia este utilizata îndeosebi pentru a conecta mai multe linii de date sau blocuri functionale la o magistrală cum se poate vedea în figura 5.34.

## **5.3.5. Subfamiliile TTL**

Familia de circuite integrate TTL standard are tipul circuitelor notat prin cifrele 74xx, unde 74 semnifica TTL standard iar xx sunt două cifre care dau tipul de circuit. De exemplu 7400 este un circuit TTL standard cu 4 porți SI-NU (figura 5.35). Literele din față denumesc producătorul, aici Texas Instruments.




Fig. 5.35. Circuit TTL 7400

Familia este depășită si nu se mai utilizează în proiecte noi, dar de-a lungul timpului s-au dezvoltat subfamilii care sunt viabile, și anume variantele Schottky avansate (Advanced) și cele de mare viteză (Fast). Subfamiliile sunt menționate în tabelul care urmează, unde sunt trecute și principalele performanțe.

Tabel 5.1. Subfamiliile TTL și performantele lor principale

| Acronim si denumire subfamilie       | Notare  | Timp de propagare | Putere pe<br>poartă | Factor de calitate |
|--------------------------------------|---------|-------------------|---------------------|--------------------|
| TTL standard                         | 74xx    | 10 ns             | 10 mW               | 100                |
| TTL de putere mică<br>(Low power)    | 74Lxx   | 35 ns             | 1 mW                | 35                 |
| TTL Schottky                         | 74Sxx   | 3 ns              | 20 mW               | 60                 |
| TTL Schottky<br>de putere mică       | 74LSxx  | 10 ns             | 2 mW                | 20                 |
| TTL Schottky<br>avansată (Advanced)  | 74ASxx  | 1,5 ns            | 7 mW                | 14                 |
| TTL Schottky avansată de putere mică | 74ALSxx | 4 ns              | 1 mW                | 4                  |
| TTL de mare viteză (Fast)            | 74Fxx   | 3 ns              | 4 mW                | 12                 |