#### **MOSFETs de Potência:**

Aspectos Construtivos e de Funcionamento

Alunos(as):

Eduardo Carvalho

Igor Rockstroh

Julia Almeida

Julio Teodoro

Belo Horizonte, 29 de Janeiro de 2025



### **Agenda**

- Introdução
  - Contexto
  - Principais Parametros

Introdução

- Características Construtivas
  - D-MOSFET
- Fabricação
- **Outras Estruturas** 
  - V-MOSFET
  - U-MOSFET
- Referências



#### MOSFETs têm vantagens sobre BJT em aplicações de potência porque:

- São controlados por tensão, o que reduz consumo e complexidade no circuito de acionamento do gate;
- Não sofrem com acumulo de portadores minoritários guando em saturação, o que reduz o tempo de comutação;
- Têm coeficiente térmico positivo para Rop, o que favorece a associação em paralelo



Fabricação

# V<sub>blocking</sub>

Máximo V<sub>ds</sub> que o dispositivo suporta, quando em bloqueio, sem que haja condução de corrente.

Buscamos maximizar V<sub>blocking</sub> para aumentar a robustez do dispositivo.

# Ron

Resistência do dispositivo quando em condução. Buscamos minimizar R<sub>on</sub> para reduzir perdas em condução. Agenda

## Ron Ideal


Conforme (BALIGA, 2010),

$$R_{on,ideal} = \frac{4V_b^2}{\epsilon_s \mu E_c^3}$$

(1)

Portanto, há um trade-off entre o aumento da tensão de bloqueio e a redução da resistência de condução.


Figura: R<sub>on</sub> ideal para MOSFETs de potência em Silício





#### **Estrutura**

Figura: Visão em corte vertical de um D-MOSFET




Fonte: (SZE, 2012)



## V<sub>blocking</sub>


 $V_{blocking}$  é, principalmente, definida pela região  $n^{-}$ , chamada de n-drift.



**D-MOSFET** 

 $R_{on}$ 

Figura: Modelo de composição da resistência de condução de um D-MOSFET



**D-MOSFET** 

## $R_{on}$

Figura: Cotas relevantes para a resistência de condução de um D-MOSFET




Figura: Contribuição dos componentes de Ron em um D-MOSFET

Resistance	Value (mOhm-cm²)	Percentage Contribution
Source Contact (R <sub>CS,SP</sub> )	0.05	2.2
Source (R <sub>N+,SP</sub> )	0.01	0.4
Channel (R <sub>CH,SP</sub> )	0.92	41.0
Accumulation (R <sub>A,SP</sub> )	0.66	29.5
JFET (R <sub>JFET,SP</sub> )	0.19	8.5
Drift (R <sub>D,SP</sub> )	0.34	15.2
Substrate (R <sub>SUB,SP</sub> )	0.06	2.7
Drain Contact (R <sub>DS,SP</sub> )	0.01	0.4
Total (R <sub>T,SP</sub> )	2.24	100

$$R_{ch} = \frac{L_{ch} W_{cell}}{2\mu_{ni} C_{ox} (V_G - V_{th})}$$

(2)

Referências

Fonte: (BALIGA, 2010)

UF**m**G

Referências

R<sub>A</sub>

$$R_A = K_A \frac{(W_G - 2)W_{cell}}{2\mu_{ni}C_{ox}(V_G - V_{th})}$$

Fonte: (BALIGA, 2010)

(3)

Multiplos modelos, mas, sempre,

$$R_{drift} \propto 
ho_{D}$$

$$\propto 
ho_{\mathsf{D}}$$

$$\rho_{\rm D} = \frac{1}{1}$$

Substrato: N<sup>+</sup>

Figura: Formação das regiões N-drift, P<sup>+</sup> e JFET






Figura: Deposição do eletrodo e dielétrico de gate



Fonte: (BALIGA, 2010)

Figura: Formação da região P-base com o eletrodo de porta como mascara



Referências

Figura: Formação da região de fonte controlada por fotoresistes laterais




Figura: Deposição do dielétrico que separa porta e fonte








Figura: Deposição do metal de contato da fonte





- Primeira estrutura:
- Dificil Fabricação;
- Instabilidade em uso prolongado;
- Ponta da porta prejudica a tensão de bloqueio

Figura: Estrutura V-MOSFET





Fonte: (SZE, 2012)



- Estrutura mais nova;
- Menor R<sub>on</sub>;
- Possibilitado por tecnologia usada em DRAM;
- Melhor desempenho em altas frequências

Figura: Estrutura U-MOSFET









Agenda

BALIGA, B. Fundamentals of Power Semiconductor Devices. [S.l.: s.n.], 2010. 6, 7, 10,

11, 12, 13, 14, 16, 17, 18, 19, 20, 21

SZE, S. Semiconductor Devices: Physics and Technology. [S.l.: s.n.], 2012.

8, 9, 22, 23

