

1 byte = 8 bits
2 GHz = 2×10^9 Hz

- Read After Write (RAW): a instrução i_j que depende de i_i tem que ser executada depois desta última.
- Write After Read (WAR): a instrução i_j depende de i_i pode ser executada em simultâneo com esta última.
- Write After Write (WAW): a instrução i_j depende de i_i e tem de ser executada depois desta última.

- #pragma omp single / for com que apenas uma única thread execute o código associado enquanto as outras ficam bloqueadas e esperam (a não ser que tenham o #pragma omp master / for com que a thread 0 (thread master) execute o bloco enquanto as outras threads continuem a executar os seus blocos.
- #pragma omp parallel for private(\dots)

$$T_{exec} = CPI \times \#I$$

$$CPI = \frac{\#CC}{\#I} \quad CPI_{processador} = \frac{\#CC}{\#I_p}$$

$$CPI_{global} = \frac{\sum_{p=0}^{P-1} \#CC_p}{\sum_{p=0}^{P-1} \#I_p}$$

$$CPI_{processador} = \max(\#CPI_p) \quad \text{ou} \quad \frac{\sum_{p=0}^{P-1} \#CC_p}{\sum_{p=0}^{P-1} \#I_p}$$

• Eficiência:

$$E_p = \frac{S_p}{P}$$

• P : número de processadores;
• S_p : Speedup com P processadores

$$\text{SpeedUp: } S_p = \frac{T_1}{T_p}$$

• P : nº de processadores; T_1 : tempo de execução com $P=1$; T_p : tempo de execução com P processadores

• Quando falamos de ciclos

$\#I$ = nº de vezes que o ciclo se repete \times o nº de instruções que cada ciclo tem

Código não vetorizável:

- unidimensional loop (for $i=0$ a $N-1$;
- estruturas condicionais grandes (if else)
- iterações de jumps dentro do ciclo

dependência RAW

```
Ex: for (i=1; i < size; i++)
  e = a[i-1]*2; a[i] = e*1;
  d = i - (i-1) = 1
  a[i] = a[i]*2; // RAW
  a[i] = a[i]*2; // RAW
Ex: for (i=size-1; i > 0; i--)
  e = a[i-1]*2; a[i] = (e*1)*e;
  d = -(i - (i-1)) = -i + i - 1 = -1
  a[size-1] = a[size-2]*2; // WAR
  a[size-2] = a[size-3]*2; // WAW
```

automaticamente o loop for, dividido as iterações por thread para que

o for seja executado em paralelo (a nível do $\#$ for e privada)

• #pragma omp parallel for reduction(\dots)

Combina variáveis locais calculadas por múltiplas threads em uma única variável global. Permite que cada thread tenha a sua própria variável local que só é combinada no final por uma operação específica (+, *, max, min, etc.)

• #pragma omp atomic garante que operações simples sem nenhuma partilhação sejam executadas de forma não visível e sem interrupção (permite a construção de #pragma omp critical e precisa de um lock para a execução sequencial).

• schedule (static) divide o loop de forma fixa e previsível; mas quando todos os iterações acabam o mesmo tempo

• schedule (dynamic) divide o loop sobre demanda e quando as iterações têm tempos variáveis para obter um balanceamento de carga dinâmico.

• Considera o programa abaixo:

I1: movl %ebx, %ecx, %edi
I2: add \$20, %ecx
I3: movl %ecx, %ebx, %ecx
I4: decl %ecx
I5: jmp I1

• (CPI=1), outoforder, cache privado como mostrado

loop unrolling = 2:

I1: movl %ebx, %ecx, %edi
I2: add \$20, %ecx
I3: movl %ecx, %ebx, %ecx
I4: decl %ecx
I5: jmp I1

I1: movl %ebx, %ecx, %edi
I2: add \$20, %ecx
I3: movl %ecx, %ebx, %ecx
I4: decl %ecx
I5: jmp I1

I1: movl %ebx, %ecx, %edi
I2: add \$20, %ecx
I3: movl %ecx, %ebx, %ecx
I4: decl %ecx
I5: jmp I1

I1: movl %ebx, %ecx, %edi
I2: add \$20, %ecx
I3: movl %ecx, %ebx, %ecx
I4: decl %ecx
I5: jmp I1

I1: movl %ebx, %ecx, %edi
I2: add \$20, %ecx
I3: movl %ecx, %ebx, %ecx
I4: decl %ecx
I5: jmp I1

I1: movl %ebx, %ecx, %edi
I2: add \$20, %ecx
I3: movl %ecx, %ebx, %ecx
I4: decl %ecx
I5: jmp I1

I1: movl %ebx, %ecx, %edi
I2: add \$20, %ecx
I3: movl %ecx, %ebx, %ecx
I4: decl %ecx
I5: jmp I1

I1: movl %ebx, %ecx, %edi
I2: add \$20, %ecx
I3: movl %ecx, %ebx, %ecx
I4: decl %ecx
I5: jmp I1

I1: movl %ebx, %ecx, %edi
I2: add \$20, %ecx
I3: movl %ecx, %ebx, %ecx
I4: decl %ecx
I5: jmp I1

I1: movl %ebx, %ecx, %edi
I2: add \$20, %ecx
I3: movl %ecx, %ebx, %ecx
I4: decl %ecx
I5: jmp I1

I1: movl %ebx, %ecx, %edi
I2: add \$20, %ecx
I3: movl %ecx, %ebx, %ecx
I4: decl %ecx
I5: jmp I1

I1: movl %ebx, %ecx, %edi
I2: add \$20, %ecx
I3: movl %ecx, %ebx, %ecx
I4: decl %ecx
I5: jmp I1

I1: movl %ebx, %ecx, %edi
I2: add \$20, %ecx
I3: movl %ecx, %ebx, %ecx
I4: decl %ecx
I5: jmp I1

I1: movl %ebx, %ecx, %edi
I2: add \$20, %ecx
I3: movl %ecx, %ebx, %ecx
I4: decl %ecx
I5: jmp I1

I1: movl %ebx, %ecx, %edi
I2: add \$20, %ecx
I3: movl %ecx, %ebx, %ecx
I4: decl %ecx
I5: jmp I1

I1: movl %ebx, %ecx, %edi
I2: add \$20, %ecx
I3: movl %ecx, %ebx, %ecx
I4: decl %ecx
I5: jmp I1

I1: movl %ebx, %ecx, %edi
I2: add \$20, %ecx
I3: movl %ecx, %ebx, %ecx
I4: decl %ecx
I5: jmp I1

I1: movl %ebx, %ecx, %edi
I2: add \$20, %ecx
I3: movl %ecx, %ebx, %ecx
I4: decl %ecx
I5: jmp I1

I1: movl %ebx, %ecx, %edi
I2: add \$20, %ecx
I3: movl %ecx, %ebx, %ecx
I4: decl %ecx
I5: jmp I1

I1: movl %ebx, %ecx, %edi
I2: add \$20, %ecx
I3: movl %ecx, %ebx, %ecx
I4: decl %ecx
I5: jmp I1

I1: movl %ebx, %ecx, %edi
I2: add \$20, %ecx
I3: movl %ecx, %ebx, %ecx
I4: decl %ecx
I5: jmp I1

I1: movl %ebx, %ecx, %edi
I2: add \$20, %ecx
I3: movl %ecx, %ebx, %ecx
I4: decl %ecx
I5: jmp I1

• SuperE: $CPI_{ideal} \rightarrow \#I_{ideal} \rightarrow T_{exec} (ideal)$

• Loop unrolling: $(CPI_{ideal}) + \#I_{ideal} \rightarrow T_{exec} (ideal)$

• Vetorização: $CPI_{ideal} \rightarrow T_{exec} (ideal)$

• Paralelismo: $CPI_{ideal} \rightarrow \#I_{ideal} \rightarrow T_{exec} (ideal)$

• Paralelismo: $CPI_{ideal} \rightarrow \#I_{ideal} \rightarrow T_{exec} (ideal)$

• Paralelismo: $CPI_{ideal} \rightarrow \#I_{ideal} \rightarrow T_{exec} (ideal)$

• Paralelismo: $CPI_{ideal} \rightarrow \#I_{ideal} \rightarrow T_{exec} (ideal)$

• Paralelismo: $CPI_{ideal} \rightarrow \#I_{ideal} \rightarrow T_{exec} (ideal)$

• Paralelismo: $CPI_{ideal} \rightarrow \#I_{ideal} \rightarrow T_{exec} (ideal)$

• Paralelismo: $CPI_{ideal} \rightarrow \#I_{ideal} \rightarrow T_{exec} (ideal)$

• Paralelismo: $CPI_{ideal} \rightarrow \#I_{ideal} \rightarrow T_{exec} (ideal)$

• Paralelismo: $CPI_{ideal} \rightarrow \#I_{ideal} \rightarrow T_{exec} (ideal)$

• Paralelismo: $CPI_{ideal} \rightarrow \#I_{ideal} \rightarrow T_{exec} (ideal)$

• Paralelismo: $CPI_{ideal} \rightarrow \#I_{ideal} \rightarrow T_{exec} (ideal)$

• Paralelismo: $CPI_{ideal} \rightarrow \#I_{ideal} \rightarrow T_{exec} (ideal)$

• Paralelismo: $CPI_{ideal} \rightarrow \#I_{ideal} \rightarrow T_{exec} (ideal)$

• Paralelismo: $CPI_{ideal} \rightarrow \#I_{ideal} \rightarrow T_{exec} (ideal)$

• Paralelismo: $CPI_{ideal} \rightarrow \#I_{ideal} \rightarrow T_{exec} (ideal)$

• Paralelismo: $CPI_{ideal} \rightarrow \#I_{ideal} \rightarrow T_{exec} (ideal)$

• Paralelismo: $CPI_{ideal} \rightarrow \#I_{ideal} \rightarrow T_{exec} (ideal)$

• Paralelismo: $CPI_{ideal} \rightarrow \#I_{ideal} \rightarrow T_{exec} (ideal)$

• Paralelismo: $CPI_{ideal} \rightarrow \#I_{ideal} \rightarrow T_{exec} (ideal)$

• Paralelismo: $CPI_{ideal} \rightarrow \#I_{ideal} \rightarrow T_{exec} (ideal)$

• O ganho de desempenho obtido com a vetorização do código relativamente à respetiva versão scalar deve-se à diminuição do número de instruções executadas ($\#I$).

• As unidades de processamento gráfico minimizam o impacto dos acessos à memória no desempenho das operações executando rapidamente entre grupos de threads o acesso a alguns threads com execução de bloco.

• O código "for" $i=1$ a N , $i++$ $a[i] = a[i-1] / (i*10/2/3)$ não vetoriza devido a uma dependência RAW entre iterações.

• Considere o código: #define size 1000
int a[size];
for (i=1; i < size; i++)
 a[i] = pow(a[i-2], 100) / a[i-1] - a[i-3];

• O código não vetoriza porque tem uma dependência RAW entre iterações.

• O código não vetoriza porque tem uma dependência RAW entre iterações.

• O código não vetoriza porque tem uma dependência RAW entre iterações.

• O código não vetoriza porque tem uma dependência RAW entre iterações.

• O código não vetoriza porque tem uma dependência RAW entre iterações.

• O código não vetoriza porque tem uma dependência RAW entre iterações.

• O código não vetoriza porque tem uma dependência RAW entre iterações.

• O código não vetoriza porque tem uma dependência RAW entre iterações.

• O código não vetoriza porque tem uma dependência RAW entre iterações.

• O código não vetoriza porque tem uma dependência RAW entre iterações.

• O código não vetoriza porque tem uma dependência RAW entre iterações.

• O código não vetoriza porque tem uma dependência RAW entre iterações.

• Código abaixo espalha Thread local Parallelism (TLNMP):
#define W 40000
int a[W], int sum, i, j;
#pragma omp parallel for
for (i=0; i < W; i++) sum=0;
for (j=1; j <= i; j++) sum+=a[i-j];
a[i][j]=sum;

• Então 2 correções: Este programa produz comportamento

indeterminado porque existem nestas condições causadas pelo acesso e alteração

imprevisível a dados partilhados pelas várias threads. É importante o facto das variáveis das elementos

de linhas de uma matriz serem independentes em cada linha para paralelizar esta tarefa. No entanto, existe informação erroneamente partilhada entre

as threads: variáveis globais sum e j. No contexto de programação não faz sentido tal acontecer. Existem duas soluções: - Declarar variáveis dentro do ciclo exterior (int sum)

antes do ciclo interior em vez de declaração global: int j; antes do ciclo interior ou for (int j=1; j <= i; j++) em vez de declaração global: int j; antes do ciclo interior

open MP (#pragma omp parallel for private (sum, j))

• Faz mais sentido utilizar schedule (dynamic) porque muda mais vezes a matriz e quadrado e então é melhor dividir o loop por demanda

static ordena

dynamic

outoforder

1 I1 I3 I1

2 I2 I4 I4

3 I3 I2 I5

4 I4 I5

5 I5

CPI = 5/5 = 1

CPI = 3/6 = 0.6

$\Delta mpc = mpc \times \Delta$

$T_{exec} = \frac{CPI \times \#I}{f} = \frac{\#CC}{f}$
 $CPI = \frac{\#CC}{\#I}$
 $TCC = \frac{1}{f}$
 $CPI = CPI_{CPU} + CPI_{MEM}$
 $CPI_{MEM} = (mrz + mrd \times \%Mem) \times mpc$
 $CPI_{mem-I} = mrz \times mpc$
 $CPI_{mem-D} = \%Mem \times mrd \times mpc$

tag	data	offset
tag	data	offset

$TCC = mrz(T_{tag}) + T_{tag}$
 $T_{tag} = mrz \times T_{tag} \times TCC$
 $T_{tag} = \frac{1}{f} \times \frac{1}{f} \times \frac{1}{f}$

• Mapeamento direto: modo onde o n° de linhas de memória por set (E=1); portanto, para cada endereço de memória, há um único endereço de cache.
 • Mapeamento completamente associativo: não há um único endereço de memória, mas sim todos os endereços de memória podem ser mapeados para qualquer linha de cache.

- Aumentar (diminuir Tcc) implica frequentemente um aumento do CPI. Tcc diminui, mas o tempo de acesso à memória mantém-se o mesmo, pois os ciclos para acessar a memória (Tcc diminui ⇒ CPI aumenta).
- Diminuir o #I reduzindo a complexidade dos programas (menor número de instruções) resulta num aumento do CPI.
- Localidade temporal: um elemento de memória acessado pelo CPU no passado é acessado novamente no futuro próximo.
- Localidade espacial: um elemento de memória acessado pelo CPU, os elementos com endereços próximos são também acessados no futuro próximo.
- A técnica de pipelining reduz a duração de um único ciclo de clock, mas a duração de um programa não resulta numa diminuição do tempo de execução, pois que deve apenas ser tão longo quanto o estágio mais demorado do pipeline.

Pipeline: resumo

- execução de instruções simultaneamente em diferentes estágios
- permite aumentar a frequência de relógio
- Dependência de dados: stalling (espera de dados); resolução: eliminação de dependências
- Dependência de controle: stalls combinados; implicações: execução especulativa (previável); resolução: método: eliminação de stalls

tecnologia	memória	1 por processador
10 ³ Kibibyte KB	2 ¹⁰ Kibibyte KiB	1 por processador
10 ⁶ Megabyte MB	2 ²⁰ Kibibyte MiB	1 por processador
10 ⁹ Gigabyte GB	2 ³⁰ Kibibyte GiB	1 por processador
10 ¹² Terabyte TB	2 ⁴⁰ Kibibyte TiB	1 por processador
10 ¹⁵ Petabyte PB	2 ⁵⁰ Kibibyte PiB	1 por processador
10 ¹⁸ Exabyte EB	2 ⁶⁰ Kibibyte EiB	1 por processador
10 ²¹ Zettabyte ZB	2 ⁷⁰ Kibibyte ZiB	1 por processador

→ Cache
 • n° total de linhas: 512
 • capacidade de cache: 32 KB

	Endereço	Tag	Offset	Endereço	Tag	Offset	Endereço	Tag	Offset
mov \$4, %eax	1	mov \$4, %eax	2	mov \$2, %eax	3	mov \$4, %eax	4	add %eax, %eax	5
dec %eax	6	mov \$4, %eax	7	add %eax, %eax	8	dec %eax	9	mov \$4, %eax	10
mov \$4, %eax	11	add %eax, %eax	12	dec %eax	13	mov \$4, %eax	14	add %eax, %eax	15
dec %eax	16	mov \$4, %eax	17	add %eax, %eax	18	dec %eax	19	mov \$4, %eax	20
mov \$4, %eax	21	add %eax, %eax	22	dec %eax	23	mov \$4, %eax	24	add %eax, %eax	25
dec %eax	26	mov \$4, %eax	27	add %eax, %eax	28	dec %eax	29	mov \$4, %eax	30
mov \$4, %eax	31	add %eax, %eax	32	dec %eax	33	mov \$4, %eax	34	add %eax, %eax	35
dec %eax	36	mov \$4, %eax	37	add %eax, %eax	38	dec %eax	39	mov \$4, %eax	40
mov \$4, %eax	41	add %eax, %eax	42	dec %eax	43	mov \$4, %eax	44	add %eax, %eax	45
dec %eax	46	mov \$4, %eax	47	add %eax, %eax	48	dec %eax	49	mov \$4, %eax	50
mov \$4, %eax	51	add %eax, %eax	52	dec %eax	53	mov \$4, %eax	54	add %eax, %eax	55
dec %eax	56	mov \$4, %eax	57	add %eax, %eax	58	dec %eax	59	mov \$4, %eax	60
mov \$4, %eax	61	add %eax, %eax	62	dec %eax	63	mov \$4, %eax	64	add %eax, %eax	65
dec %eax	66	mov \$4, %eax	67	add %eax, %eax	68	dec %eax	69	mov \$4, %eax	70
mov \$4, %eax	71	add %eax, %eax	72	dec %eax	73	mov \$4, %eax	74	add %eax, %eax	75
dec %eax	76	mov \$4, %eax	77	add %eax, %eax	78	dec %eax	79	mov \$4, %eax	80
mov \$4, %eax	81	add %eax, %eax	82	dec %eax	83	mov \$4, %eax	84	add %eax, %eax	85
dec %eax	86	mov \$4, %eax	87	add %eax, %eax	88	dec %eax	89	mov \$4, %eax	90
mov \$4, %eax	91	add %eax, %eax	92	dec %eax	93	mov \$4, %eax	94	add %eax, %eax	95
dec %eax	96	mov \$4, %eax	97	add %eax, %eax	98	dec %eax	99	mov \$4, %eax	100

→ reconhecendo as dependências

1	2	3	4	5	6	7	8	9	10	11
I1	F	D	E	W						
I2		F	D	D	D	E	W			
I3			F	F	F	D	E	W		
B1					B1	B1	B1	B1		
B2					B2	B2	B2	B2		
I4						F	D	E	W	

→ praticar os dados como formados + dados formados

1	2	3	4	5	6	7	8	9
I1	F	D	E	W				
I2		F	D	E	W			
I3			F	D	E	W		
I4				F	D	E	W	
I5					F	D	E	W
I6						F	D	E
I7							F	D
I8								F
I9								

- Dependência de controle: jumps: prova-se que o salto é sempre dado; A consequência da prova é feita posteriormente; Se a instrução estiver executando as instruções subsequentes, não há problema de dados.
- Data forwarding: Para o valor de dados de uma instrução (ou de dados) de um estágio onde está disponível (E ou W) para o estágio de decodificação.
- São necessários 9 ciclos. A dependência de dados entre I2 e I3 é resolvida por data forwarding, o salto é movido para o estágio de decodificação, resultando num total de 9 ciclos.