


## Universidade Tecnológica Federal do Paraná Campus Toledo Curso de Engenharia Eletrônica

## Curso de Engenharia Eletrônica





## 4ª ATIVIDADE DE LABORATÓRIO

1) Construa um somador paralelo de 7 bits (1 bit de sinal e 6 bits de magnitude) que seja capaz de realizar adição e subtração (usando a forma de complemento de 2) baseado na entrada de controle C, i.e.,

$$\begin{cases} C = 0 & \to \text{ adição} \\ C = 1 & \to \text{ subtração.} \end{cases}$$

Em seguida, implemente o circuito lógico usando o *software* LogiSim Evolution. Por fim, verifique, por simulação, se somador implementado tem o comportamento desejado, realizando as seguintes operações:

a) 
$$-30 + 20 = -10$$

b) 
$$61 - 10 = 51$$

c) 
$$16 - 16 = 0$$

$$d) - 15 - 35 = -50$$

Note que os valores numéricos das entradas e da saída do somador podem ser exibidos em *displays* de 7 segmentos utilizando blocos/elementos disponíveis.

2) Projete um circuito para detecção de *overflow* que produza uma saída *O* em nível alto (acionando um led) quando ocorrer um *overflow*. Para tal, lembre-se que um método de detecção simples consiste em analisar os bits de sinal dos dois números que estão sendo somados e o bit de sinal do resultado; especificamente, um *overflow* ocorre sempre que os números que estão sendo somados são ambos positivos e o bit de sinal do resultado é 1 ou quando os números são ambos negativos e o bit de sinal do resultado é 0. Em seguida, implemente o circuito de deteção de *overflow* usando o *software* LogiSim Evolution e incorpore no somador paralelo de 7 bits já implementado. Por fim, verifique, por simulação, se o detector de *overflow* implementado tem o comportamento desejado, realizando as seguintes operações:

a) 
$$30 - 13 = ?$$

b) 
$$60 - (-5) = ?$$

c) 
$$32 + 48 = ?$$

Note que os valores numéricos das entradas e da saída do somador podem ser exibidos em *displays* de 7 segmentos utilizando blocos/elementos disponíveis.

- 3) Implemente uma ULA (unidade lógica e aritmética) <u>rudimentar</u>, integrando o somador paralelo de 7 bits (construído no Exercício 1) e o detector de *overflow* (projetado no Exercício 2) com dois registradores de 7 bits (um acumulador e outro para entrada de dados). Especificamente, o sistema deve atender aos seguintes requisitos:
  - O registrador acumulador deve ser capaz de armazenar o resultado das operações.
  - O registrador de entrada de dados deve ser capaz de armazenar o segundo operando.
  - Tanto operações de adição quanto de subtração devem ser suportadas.
  - Em caso de detecção de *overflow* (aritmético), um LED deve ser acionado.
  - Entradas de LOAD, CLEAR, TRANSFER e CLOCK devem ser incorporadas para assegurar a operação adequada do sistema.

Demonstre, por simulação, usando o *software* LogiSim Evolution, o funcionamento do sistema, exibindo o resultado de cada operação em *displays* de 7 segmentos.