#### Sistemas Digitais

ET46B

Prof. Eduardo Vinicius Kuhn

kuhn@utfpr.edu.br Curso de Engenharia Eletrônica Universidade Tecnológica Federal do Paraná



Capítulo 4 Circuitos lógicos combinacionais Jniversidade Tecnológica Federal do Paraná

- 4.1 Forma de soma-de-produtos
- 4.2 Simplificação de circuitos lógicos
- 4.3 Simplificação algébrica
- 4.4 Projetando circuitos lógicos combinacionais
- 4.5 Método do Mapa de Karnaugh
- 4.6 Circuitos exclusive-OR (XOR) e exclusive-NOR (XNOR)
- 4.8 Circuitos de habilitação/desabilitação

Tecnológica Federal do

Jniversidade

- Determinar expressões lógicas nas formas (canônicas) de soma-de-produtos ou produto-de-somas.
- Implementar circuitos lógicos a partir de expressões na forma de soma-de-produtos ou produto-de-somas.
- Usar a álgebra booleana ou o método do Mapa de Karnaugh na simplificação de expressões lógicas.
- Introduzir os circuitos exclusive-OR (i.e., XOR) e exclusive-NOR (i.e., XNOR)
- Descrever o funcionamento de circuitos de habilitação.

Jniversidade Tecnológica Federal do Paraná

- Como circuitos combinacionais não possuem memória, suas saídas dependem apenas das entradas atuais.
- O nível lógico da saída pode ser determinado, em qualquer instante, em função dos níveis lógicos das entradas.
- Uma forma conveniente de representar a saída para todas as condições de entrada se dá por meio de uma tabela-verdade.




A	B	x
0	0	0
0	1	1
1	0	0
1	1	0

Universidade Tecnológica Federal do Paraná

Exemplo: Um conversor A/D está monitorando a tensão CC de uma bateria de 12 V. A saída do conversor é um número binário de 4 bits (i.e., ABCD), que corresponde à tensão da bateria em degraus de 1 V, sendo a variável A o MSB. As saídas do conversor servem como entradas de um circuito que gera uma saída em nível lógico 1, caso a tensão seja maior que  $0110_2=6_{10}\ {\rm V.}$  Diante disso, projete o circuito lógico.

Exemplo: Um conversor A/D está monitorando a tensão CC de uma bateria de 12 V. A saída do conversor é um número binário de 4 bits (i.e., ABCD), que corresponde à tensão da bateria em degraus de 1 V, sendo a variável A o MSB. As saídas do conversor servem como entradas de um circuito que gera uma saída em nível lógico 1, caso a tensão seja maior que  $0110_2=6_{10}\ {\rm V.}$  Diante disso. projete o circuito lógico.

R:



E, como devemos proceder caso o problema seja mais complexo (tenha mais requisitos)?

# Procedimento para projeto de circuitos combinacionais

- 1) Interprete o problema e construa uma tabela-verdade que descreva o comportamento desejado.
- 2) Determine

Universidade Tecnológica Federal do

- cada termo AND (produto) em que a saída seja 1; ou
- cada termo OR (soma) em que a saída seja 0.
- 3) Escreva a expressão para a saída na forma de
  - soma-de-produtos; ou
  - produto-de-somas.
- 4) Simplifique a expressão de saída (quando possível).
- 5) Implemente o circuito para a expressão final (simplificada).

Dessa forma, torna-se possível projetar

circuitos combinacionais que satisfarão um

determinado conjunto de requisitos.

Existem duas **formas canônicas** para representar expressões booleanas, a saber:

• soma-de-produtos (soma de minitermos):

$$x = (\overline{A} \cdot \overline{B} \cdot \overline{C}) + (\overline{A} \cdot B \cdot \overline{C}) + (\overline{A} \cdot B \cdot C) + (A \cdot B \cdot C)$$

• produto-de-somas (produto de <u>maxitermos</u>):

Universidade Tecnológica Federal do

$$x = (A + B + \overline{C}) \cdot (\overline{A} + B + C) \cdot (\overline{A} + B + \overline{C}) \cdot (\overline{A} + \overline{B} + C)$$

- Todas as variáveis devem estar presentes em cada termo.
- Operações de "inversão" não cobrem mais do que uma variável.

Universidade Tecnológica Federal do Paraná

- Forma de soma-de-produtos (soma de minitermos):
  - Cada minitermo resulta em 1 para apenas uma combinação de valores das entradas.

A	B	C	x	minitermo
0	0	0	1	$\rightarrow \overline{A} \cdot \overline{B} \cdot \overline{C}$
0	0	1	0	7,, -
0	1	0	1	$\rightarrow \overline{A} \cdot B \cdot \overline{C}$
0	1	10	1	$\to \overline{A} \cdot B \cdot C$
1	0	0	0	-
1	0	1	0	-
1	1	0	0	-
1	1	1	1	$\to A \cdot B \cdot C$

Logo, a expressão de saída é obtida "somando" minitermos,

$$x = (\overline{A} \cdot \overline{B} \cdot \overline{C}) + (\overline{A} \cdot B \cdot \overline{C}) + (\overline{A} \cdot B \cdot C) + (A \cdot B \cdot C)$$
 kuhn@utfpr.edu.br | youtube.com/@eduardokuhn87

Universidade Tecnológica Federal do Paraná

• Forma de soma-de-produtos (soma de minitermos):

$$x = (\overline{A} \cdot \overline{B} \cdot \overline{C}) + (\overline{A} \cdot B \cdot \overline{C}) + (\overline{A} \cdot B \cdot C) + (A \cdot B \cdot C)$$

Usar formas canônicas assegura um atraso de propagação similar para todos os sinais, facilitando a determinação da velocidade operacional máxima do sistema.

- Forma de produto-de-somas (produto de <u>maxitermos</u>):
  - Cada maxitermo resulta em 0 para apenas uma combinação de valores das entradas.

				5
A	B	C	x	maxitermo
0	0	0	1	- 110-
0	0	1	0	$\rightarrow A + B + \overline{C}$
0	1	0	1	-
0	1	1.	1	-
1	0	0	0	$\rightarrow \overline{A} + B + C$
1	0	1	0	$\rightarrow \overline{A} + B + \overline{C}$
1	1	0	0	$\rightarrow \overline{A} + \overline{B} + C$
1	1	1	1	-

Logo, a expressão de saída é obtida "multiplicando" maxitermos,

$$x = (A + B + \overline{C}) \cdot (\overline{A} + B + C) \cdot (\overline{A} + B + \overline{C}) \cdot (\overline{A} + \overline{B} + C)$$
kuhn@utfpr.edu.br | youtube.com/@eduardokuhn87

Universidade Tecnológica Federal do Paraná

#### Formas canônicas de expressões booleanas

• Forma de produto-de-somas (produto de maxitermos):

$$x = (A + B + \overline{C}) \cdot (\overline{A} + B + C) \cdot (\overline{A} + B + \overline{C}) \cdot (\overline{A} + \overline{B} + C)$$

Usar formas canônicas assegura um atraso de propagação similar para todos os sinais, facilitando a determinação da velocidade operacional máxima do sistema.

Exemplo: Determine as expressões booleanas na forma de

- a) soma-de-produtos; e
- b) produto-de-somas

Universidade Tecnológica Federal do Paraná

que caracterizam o circuito lógico com a seguinte tabela-verdade:

A	B	C	x
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	00
1	0	1	0
1	1	0	0
1	1	1	1

Exemplo: Determine as expressões booleanas na forma de

- a) soma-de-produtos; e
- b) produto-de-somas

Jniversidade Tecnológica Federal do Paraná

que caracterizam o circuito lógico com a seguinte tabela-verdade:

$\overline{A}$	В	C	$\overline{x}$ a)
0	0	0	$\overline{0}$ $(\overline{A}, \overline{D}, \overline{C}) + (\overline{A}, \overline{D}, C) + (\overline{A}, \overline{D}, C)$
0	0	1	$0 \qquad C = (\overline{A} \cdot B \cdot \overline{C}) + (\overline{A} \cdot B \cdot C) + (A \cdot B \cdot C)$
0	1	0	1
0	1	1	b)
1	0	0	$x = (A + B + C) \cdot (A + B + \overline{C})$
1	0	1	0
1	1	0	$(\overline{A} + B + C) \cdot (\overline{A} + B + \overline{C}) \cdot$
_ 1	1	1	$(\overline{A} + \overline{B} + C)$
	kı	ıhn@	utfpr edu br Voutube com/@eduardokuhn87

- Busca-se obter uma expressão lógica mais simples, contendo assim o menor número de termos/variáveis.
- Essa expressão simplificada se traduz então em um circuito equivalente (mesma lógica) com menos portas e conexões.
- Um circuito mais simples, com menos portas e conexões, é
  - mais barato (menos elementos);

Tecnológica Federal do

Universidade

- mais confiável (por eliminar causas potenciais de defeitos); e
- mais veloz (por reduzir o atraso de propagação).
- Nesse processo de simplificação, pode-se considerar
  - o uso dos teoremas da álgebra booleana; ou
  - uma técnica de mapeamento introduzida por Karnaugh.

Independentemente da forma canônica adotada, i.e.

• soma-de-produtos (soma de minitermos):


$$x = (\overline{A} \cdot \overline{B} \cdot \overline{C}) + (\overline{A} \cdot B \cdot \overline{C}) + (\overline{A} \cdot B \cdot C) + (A \cdot B \cdot C)$$

• produto-de-somas (produto de <u>maxitermos</u>):

$$x = (A + B + \overline{C}) \cdot (\overline{A} + B + C) \cdot (\overline{A} + B + \overline{C}) \cdot (\overline{A} + \overline{B} + C)$$

simplificações podem ser realizadas, e.g.,

Jniversidade Tecnológica Federal



**Exemplo:** Projete um circuito lógico com 3 entradas  $(A, B \in C)$ , cuja saída x assuma nível lógico 1 quando a maioria das entradas estiver em nível lógico 1.

Atenção à quantidade de '1s' e '0s' na tabela-verdade antes de escolher a kuhn@utffor@acenônica acenutilizada/@detadalokuhn87


**Exemplo:** Projete um circuito lógico com 3 entradas  $(A, B \in C)$ , cuja saída x assuma nível lógico 1 quando a maioria das entradas estiver em nível lógico 1.

R:

Jniversidade Tecnológica Federal do Paraná

A	B	C	x	
0	0	0	0	_
0	0	1	0	
0	1	0	0	
0	1	1	1	
1	0	0	0	<
1	0	1	$\bigcirc$ 1	
1	1	0	1	
1	1	a,	1	

 $c = \overline{A}BC + A\overline{B}C + AB\overline{C} + ABC$  = AB + AC + BC = AB + AC + BC



Atenção à quantidade de '1s' e '0s' na tabela-verdade antes de escolher a

kuhn@utfformaucanônica aoseruttilizada//adatadalokuhn87

Paraná

Universidade Tecnológica Federal do


Geralmente, simplificações algébricas são um processo de tentativa e erro, os quais envolvem:

- Colocar a expressão original na forma de soma-de-produtos.
- Realizar a fatoração dos termos produto que têm fatores comuns.
- "Com sorte," a fatoração resultará na eliminação de um ou mais termos.

Infelizmente, nem sempre é óbvio quais teoremas e/ou em que ordem eles devem ser usados.


Os métodos de simplificação usados aqui são baseados na forma de soma-de-produtos; todavia, a forma de produto-de-somas aparece em alguns casos particulares.

**Exemplo:** Realize a simplificação do circuito lógico ilustrado a seguir e ilustre o diagrama esquemático da implementação.



Universidade Tecnológica Federal do Paraná


**Exemplo:** Realize a simplificação do circuito lógico ilustrado a seguir e ilustre o diagrama esquemático da implementação.



R: A partir dos Teoremas booleanos, é possível mostrar que

$$x = AB\overline{C}$$

o que resulta em



# Simplificação algébrica

Jniversidade Tecnológica Federal do Paraná

Exemplo: Simplifique, usando álgebra booleana, as seguintes expressões lógicas:

a) 
$$x=A\cdot\overline{B}\cdot\overline{C}+A\cdot\overline{B}\cdot C+A\cdot B\cdot C$$
 b)  $z=(\overline{A}+B)(A+B+D)\cdot\overline{D}$ 

b) 
$$z = (\overline{A} + B)(A + B + D) \cdot \overline{D}$$

c) 
$$y = \overline{A} \cdot C \cdot \overline{(\overline{A} \cdot B \cdot D)} + \overline{A} \cdot B \cdot \overline{C} \cdot \overline{D} + A \cdot \overline{B} \cdot C$$
  
d)  $w = (\overline{A} + B) \cdot (A + \overline{B})$ 

d) 
$$w = (\overline{A} + B) \cdot (A + \overline{B})$$

# Tecnológica Federal do Jniversidade

**Exemplo:** Simplifique, usando álgebra booleana, as seguintes expressões lógicas:

- a)  $x = A \cdot \overline{B} \cdot \overline{C} + A \cdot \overline{B} \cdot C + A \cdot B \cdot C$ 
  - $R: z = A(\overline{B} + C)$

Simplificação algébrica

- b)  $z = (\overline{A} + B)(A + B + D) \cdot \overline{D}$ **R**:  $z = B \cdot \overline{D}$
- c)  $y = \overline{A} \cdot C \cdot \overline{(\overline{A} \cdot B \cdot D)} + \overline{A} \cdot B \cdot \overline{C} \cdot \overline{D} + A \cdot \overline{B} \cdot C$ R:  $y = \overline{B} \cdot C + \overline{A} \cdot D \cdot (B + C) \rightarrow y = \overline{A} \cdot B \cdot \overline{D} + \overline{B} \cdot C$  (?)
- d)  $w = (\overline{A} + B) \cdot (A + \overline{B})$   $\mathbf{R} : w = \overline{A} \cdot \overline{B} + A \cdot B \ (*)$ 
  - (\*)O processo de simplificação produz um circuito equivalente;

todavia, nem sempre é mais simples. kuhn@utfpr.edu.br | youtube.com/@eduardokuhn87

Não é fácil dizer se uma expressão está em sua forma mais simples ou se ainda pode ser simplificada.

#### Método do Mapa de Karnaugh

Tecnológica Federal do

Universidade

- O Mapa de Karnaugh, tal como a tabela-verdade, é um meio de mostrar a relação entre as entradas e a(s) saída(s).
- O Mapa de Karnaugh é um método gráfico usado para obter uma expressão lógica já simplificada.
- O método pode ser usado para obter expressões
  - tanto na forma de soma-de-produtos (agrupando '1s');
  - quanto produto-de-somas (agrupando '0s').
- Embora possa ser usado em problemas com mais entradas, sua utilidade prática está limitada a 5 ou 6 variáveis.
- A discussão aqui se restringe a problemas com até 4 entradas;
   em casos com mais entradas, outros algoritmos são utilizados.

#### Formato do Mapa de Karnaugh

$\overline{A}$	В	$\overline{x}$
0	0	1
0	1	0
1	0	0
1	1	1

Jniversidade Tecnológica Federal do Paraná

$A \backslash B$	0	1
50	1	0
1	0	1

- O Mapa de Karnaugh contem as mesmas informações da tabela-verdade.
- Cada linha na tabela-verdade corresponde a um "quadrado" no Mapa de Karnaugh.
- Portanto, é apenas uma técnica de <u>mapeamento</u> que evidencia as possíveis simplificações.

kuhn@utfpr.edu.br | youtube.com/@eduardokuhn87

# Universidade Tecnológica Federal do Paraná

$\overline{A}$	B	x
0	0	1
0	1	0
1	0	0
1	1	1

Formato do Mapa de Karnaugh

	V		
4	$A \backslash B$	0	1
5	0	1	0
3	1	0	1

- Com o Mapa de Karnaugh preenchido, expressões para a saída x podem ser obtidas na forma de
  - soma-de-produtos (quadrados que contêm 1s):


$$x = \overline{A}\,\overline{B} + A\,B$$

• produto-de-somas (quadrados que contêm 0s):

$$x = (\overline{A} + B) \cdot (A + \overline{B})$$

kuhn@utfpr.edu.br | youtube.com/@eduardokuhn87

Universidade Tecnológica Federal do Paraná



- Quadrados adjacentes diferem de apenas uma variável.
- Numeração ordenada conforme o código Gray.
- Menor distância de Hamming entre duas sequências binárias.
   kuhn@utfpr.edu.br | youtube.com/@eduardokuhn87

Paraná

Universidade Tecnológica Federal do

**Exemplo**: Construa o Mapa de Karnaugh a partir da tabela-verdade e determine a expressão booleana do circuito lógico.

				• •
A	B	C	x	
0	0	0	1	(10)
0	0	1	1	7.
0	1	0	1	20
0	1	1	0	No
1	0	0	0	1110
1	0	1	0	40
1	1	0	1	c · Y
1	1	1	0	
			7/	

Focando em expressões na forma de soma-de-produtos, é útil representar as

**Exemplo:** Construa o Mapa de Karnaugh a partir da tabela-verdade e determine a expressão booleana do circuito lógico.

A	B	C	x
0	0	0	1
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	1 (
1	1	1	0,0
			77

Jniversidade Tecnológica Federal do Paraná

R: Com respeito ao Mapa de Karnaugh,

	$\overline{B}\overline{C}$	$\overline{B}C$	BC	$B\overline{C}$
$\overline{A}$	1	1	0	1
A	0	0	0	1

Portanto, sem realizar agrupamentos,

$$x = \overline{A}\,\overline{B}\,\overline{C} + \overline{A}\,\overline{B}\,C + \overline{A}\,B\,\overline{C} + A\,B\,\overline{C}$$

Focando em expressões na  $\underline{\text{forma de soma-de-produtos}}$ , é útil representar as

Exemplo: Construa o Mapa de Karnaugh a partir da tabela-verdade e determine a expressão booleana do circuito lógico.

Α	В	С	D	X
0	0	0	0	0
0	0	0	1	1
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0 1 0 0 0 0 0
0	1	0	1	1
	1	1	0	0
<u>0</u>	1	1	1	0
	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	1

**Exemplo:** Construa o Mapa de Karnaugh a partir da tabela-verdade e determine a expressão booleana do circuito lógico.

Α	В	С	D	X	
0	0	0	0	0	
0	Ω	0		1	
0	0	1	0	0	
0	0	1	1 0 1 0 1 0	0	
0	1	0	0	0	
0 0 0	1	0	1	1	
0	1	1	0	0	
0	1	- 1	1	0	
1	0	0	0	0	
1	0	0	1	0	
1	0	1	0	0	
1	0	1	1	0	
1 1	1	0	0	0	ζ.
1	1	0	1	1	
1	1	1	0 1 0 1 0	0 1 0 0 0 0 0 0 0 0 0 0 0	
1	1	1	1	1	

Universidade Tecnológica Federal do Paraná

R: Com respeito ao Mapa de Karnaugh,

	$\overline{C}\overline{D}$	$\overline{C}D$	CD	$C\overline{D}$
$\overline{A}\overline{B}$ $\overline{A}B$	0	1	0	0
$\overline{A}B$	0	1	0	0
AB	0	1	1	0
$A  \overline{B}$	0	0	0	0


Portanto, sem realizar agrupamentos,

$$x = \overline{A}\,\overline{B}\,\overline{C}\,D + \overline{A}\,B\,\overline{C}\,D + A\,B\,\overline{C}\,D + A\,B\,C\,D$$

A expressão de saída x pode ser simplificada agrupando '1s' (ou '0s') adjacentes no Mapa de Karnaugh.


- Pares de '1s' adjacentes podem ser agrupados, resultando assim na eliminação de uma variável.
- As linhas superior e inferior, bem como as colunas mais à esquerda e mais à direita, são adjacentes entre si kuhn@utfpr.edu.br youtube.com/@eduardokuhn87

## Agrupamento de quartetos de '1s'



- Quartetos de '1s' adjacentes podem ser agrupados, resultando na eliminação de duas variáveis.
- Os cantos, assim como as colunas mais à esquerda e mais andireita adusão adjacentes entre/Sieduardokuhn87

## Agrupamento de octetos de '1s'



- Octetos de 'ls' adjacentes podem ser agrupados, resultando assim na eliminação de três variáveis.
- As linhas superior e inferior, bem como as colunas mais à esquerda es mais à direita, tsão adjacentes entre sis ?

Apenas variáveis que não se alteram dentro de um agrupamento são mantidas. Universidade Tecnológica Federal do Paraná

O agrupamento de pares, quartetos e octetos em um Mapa de Karnaugh pode ser usado para obter uma expressão simplificada.

- Especificamente, um agrupamento de
  - dois '1s' (ou '0s') elimina uma variavel;
  - quatro '1s' (ou '0s') elimina duas variáveis;
  - oito '1s' (ou '0s') elimina três variáveis; e
  - dezesseis '1s' (ou '0s') elimina quatro variáveis.

Portanto, a formação do maior agrupamento possível de '1s' deve sempre ser preterida, visando eliminar o maior número de variáveis de um dado termo.

- 1. Monte o Mapa de Karnaugh (no formato apropriado).
- 2. Insira '1s' nos quadrados correspondentes aos '1s' da tabela-verdade e '0s' nos demais.
- 3. Agrupe octetos de '1s' (ou '0s').
- 4. Agrupe quartetos de '1s' (ou '0s').
- 5. Agrupe pares de '1s' (ou 0s').

Tecnológica Federal do

Universidade

- 6. Agrupe '1s' isolados (ou '0s').
- 7. Construa uma expressão na forma de soma-de-produtos (ou produto-de-somas) envolvendo todos os termos.

Sobreposições são permitidas nos agrupamentos, i.e., mesmo '1s' já agrupados podem fazer parte de outros agrupamentos.

**Exemplo:** Determine a expressão simplificada (soma-de-produtos) para o circuito lógico dado pelos seguintes mapas de Karnaugh:

	1
2	١
а	•

	$\overline{C}\overline{D}$	$\overline{C}D$	CD	$C  \overline{D}$	CI	$\overline{C}\overline{D}$	$\overline{C}D$	CD	$C  \overline{D}$
$\overline{A}\overline{B}$	0	0	0	1	$\overline{A}\overline{B}$	0	0	1	0
$\overline{A}B$	0	1	1	0,0	$\overline{A}B$	1	1	1	1
AB	0	1	1		AB	1	1	0	0
$A\overline{B}$	0	0	1	<b>5</b> 0	$A  \overline{B}$	0	0	0	0

**Exemplo:** Determine a expressão simplificada (soma-de-produtos) para o circuito lógico dado pelos seguintes mapas de Karnaugh:

a)

R:

Jniversidade Tecnológica Federal do

a) 
$$x = \overline{A} \overline{B} C \overline{D} + A C D + B D$$

b) 
$$y = \overline{A}B + B\overline{C} + \overline{A}CD$$

kuhn@utfpr.edu.br | youtube.com/@eduardokuhn87

**Exemplo:** Determine <u>duas</u> expressões lógicas (agrupamentos diferentes) no Mapa de Karnaugh fornecido e identifique a melhor?

		$\overline{C}\overline{D}$	$\overline{C}D$	CD	$C\overline{D}$
	$\overline{A}\overline{B}$	0	1	1.0	0
	$\overline{A}B$	0	1	1	1
	AB	0	0	0	1
	$A  \overline{B}$	1	1	0	1
	4	dua			
R	oz.				

**Exemplo:** Determine <u>duas</u> expressões lógicas (agrupamentos diferentes) no Mapa de Karnaugh fornecido e identifique a melhor?

	$\overline{C}\overline{D}$	$\overline{C}D$	CD	$C\overline{D}$
$\overline{A}\overline{B}$	0	1	0	0
$\overline{A}B$	0	1	1	1
AB	0	0	0	1
$A \overline{B}$	1	1	0	1

R: Do Mapa de Karnaugh, obtém-se

Universidade Tecnológica Federal do

i) 
$$x = \overline{A} \overline{C} D + \overline{A} \overline{B} C + A \overline{B} \overline{C} + A C \overline{D}$$

ii) 
$$y = \overline{A} B D + B C \overline{D} + \overline{B} \overline{C} D + A \overline{B} \overline{D}$$
.

Todavia, as duas expressões têm a mesma complexidade e, por isso, nenhuma é melhor do que a outra.

kuhn@uttpr.edu.br youtube.com/@eduardokuhn87

**Exemplo:** Use o método do Mapa de Karnaugh para simplificar:

$$x = \overline{C}(\overline{A}\overline{B}\overline{D} + D) + A\overline{B}C + \overline{D}$$

Para preencher o Mapa de Karnaugh: i) Escreva a expressão na forma de soma-de-produtos; ii) Insira '1s' em quadrados cuja denominação correspondam a combinação de variáveis de entrada; e iii) Coloque '0s' nos demais.

**Exemplo:** Use o método do Mapa de Karnaugh para simplificar:

$$x = \overline{C} (\overline{A} \overline{B} \overline{D} + D) + A \overline{B} C + \overline{D}$$

Para preencher o Mapa de Karnaugh: i) Escreva a expressão na forma de soma-de-produtos; ii) Insira '1s' em quadrados cuja denominação correspondam a combinação de variáveis de entrada; e ii) Coloque '0s' nos demais.

R:

Universidade Tecnológica Federal do

	$\overline{C}\overline{D}$	$\overline{C}D$	CD	$C\overline{D}$
$\overline{A}\overline{B}$	1	1	<b>C</b> 0	1
$\overline{A}B$	1	3	0	1
AB	1	1	0	1

Portanto, a expressão simplificada (na forma de soma-de-produtos) para o circuito lógico é dada por

$$x = A\,\overline{B} + \overline{C} + \overline{D}.$$

kuhn@utfpr.edu.br | youtube.com/@eduardokuhn87

Universidade Tecnológica Federal do Paraná

E, por que não considerar o agrupamento de '0s'?

	$\overline{C}\overline{D}$	$\overline{C}D$	CD	$C \overline{D}$
$\overline{A}\overline{B}$	1	1	0	51
$\overline{A}B$	1	1	0	1
AB	1	1	0	1
$A  \overline{B}$	1	1	1	1

A expressão (na forma de produto-de-somas) é dada por

$$x = (\overline{C} + \overline{D} + A)(\overline{B} + \overline{C} + \overline{D})$$

Contudo, o tamanho dos agrupamentos é menor; por isso, a expressão contém mais elementos em comparação com

$$x = A\,\overline{B} + \overline{C} + \overline{D}.$$
 kuhn@utfpr.edu.br | youtube.com/@eduardokuhn87

Tecnológica Federal do

- Condições de entrada para as quais a saída não é especificada, denominadas "don't care".
- Usadas em combinações de entrada que não ocorrerão na prática.
- O projetista tem liberdade de definir a saída como 0/1 para otimizar a expressão lógica.
- O Mapa de Karnaugh pode ser utilizado para representar e otimizar a expressão lógica, incluindo condições "don't care" (usualmente, representadas por 'x').
- Portanto, o desafio é: Como tratar "don't-cares" para obter a expressão mais simples?

Exemplo: A partir da tabela-verdade apresentada, obtenha a expressão simplificada que descreve a lógica do circuito digital.

A	B	C	z	
0	0	0	0	
0	0	1	0	70
0	1	0	0	arc a
0	1	1	x	Alle
1	0	0	×	
1	0	1	1	8.
1	1	0	1,	0,
1	1	1 '	1	

**Exemplo:** A partir da tabela-verdade apresentada, obtenha a expressão simplificada que descreve a lógica do circuito digital.


R: Com respeito ao Mapa de Karnaugh,

						$\overline{C}$	C
A	B	C	z		<del></del>	-	
0	0	0	0		AB	0	0
0	0	1	0	70	$\overline{A}B$	0	$x \to 0$
0	1	0	0	111310	AB	1	1
0	1	1	×		$A  \overline{B}$	$x \to 1$	1
1	0	0	×	40	AD		1
1	0	1	1	8.			
1	1	0	1,	Portanto,			
1	1	1 '	1			z = A.	

**Exemplo:** Projete um circuito lógico que controla a porta de um elevador em um prédio de 2 pavimentos (térreo, 1º e 2º andar). Para tal, considere um circuito com 4 entradas, em que


- M é um sinal lógico que indica quando o elevador está se movendo (M=1) ou parado (M=0); e
- F1, F2 e F3 são sinais indicadores (normalmente em nível BAIXO) dos andares, assumindo nível ALTO quando o elevador estiver naquele andar; e
- M=0 e F1=F2=F3=0 indica que o elevador está parado, mas não adequadamente alinhado com qualquer andar (porta fechada).

Por sua vez, a saída do circuito é o sinal ABRIR que assume nível ALTO quando a porta do elevador precisar secaberta youtube.com/@eduardokuhn87



M	F1	F2	F3		ABRIR
0	0	0	0		0
0	0	0	1		1
0	0	1	0		1
0	0	1	1		X
0	1	0	0		1
0	1	0	1		1 X X X
0	1	1	0		X
0	1	1	1		X
1	0	0	0		0
1	0	0	1		0
1	0	1	0		0
_1_	0	1	1		X
1	1	0	0 \$	(	. 0
1	1	0	J10		0 X X X
1	1	10	0		X
1	1	1	1		X

	F2 F3	F2F3	F2F3	F2 <del>F</del> 3
∏ F1	0	1	X	1
M F1	7	Х	Х	Х
M F1	0	Х	Х	Х
M F1	0	0	Х	0



# Para circuitos com um grande número de

entradas (e.g., > 4), técnicas

computacionais são mais apropriadas.

Dois circuitos lógicos especiais, que aparecem muitas vezes em sistemas digitais, são os circuitos *exclusive*-OR e *exclusive*-NOR, denominados usualmente portas XOR e XNOR.

## Circuitos exclusive-OR (XOR)


Jniversidade Tecnológica Federal do Paraná

Na álgebra booleana, a operação *exclusive*-OR (XOR) é representada por '⊕', i.e.,

$$x = A \oplus B$$
$$= A \overline{B} + \overline{A}B$$

a qual é lida como 'x é igual a A OU B EXCLUSIVO'.

Com respeito a tabela-verdade e símbolo da "porta" XOR,



Note que x assume nível lógico 1 se as duas entradas estiverem em níveis kuhn@postposedasorcontrárioutxlassume/r@velulógikok0hn87

## Circuitos exclusive-NOR (XNOR)

Jniversidade Tecnológica Federal do Paraná

Na álgebra booleana, a operação *exclusive*-NOR (XNOR) é representada por '⊕' com saída negada, i.e.,

$$x = \overline{A \oplus B}$$

$$= AB + \overline{AB}$$

a qual é lida como 'x é igual a NÃO A OU B EXCLUSIVO'.

Com respeito a tabela-verdade e símbolo da "porta" XNOR,



Note que x assume nível lógico 1 se as duas entradas <u>coincidirem</u>; caso kuhn@utfpr.colutario,|x| assume nível hável pardokuhn87

Não existem "portas" XOR e XNOR com mais de duas entradas.


Exemplo: Projete um circuito, usando "portas" XOR e/ou XNOR, para detectar quando dois números binários de dois dígitos, i.e.,  $x_1x_0$  e  $y_1y_0$ , são iguais; nesse caso, produza nível lógico 1 na saída.

### Circuitos lógicos XOR e XNOR


Universidade Tecnológica Federal do Paraná

**Exemplo:** Projete um circuito, usando "portas" XOR e/ou XNOR, para detectar quando dois números binários de dois dígitos, i.e.,  $x_1x_0$  e  $y_1y_0$ , são iguais; nesse caso, produza nível lógico 1 na saída.

R: Embora as técnicas de projeto estudadas possam ser usadas, a natureza do problema per se indica o uso de portas XNOR (coincidência). Dessa forma,



- Um transmissor pode "anexar" um bit de paridade em um conjunto de bits de dados antes de transmitido ao receptor.
- Esse bit de paridade possibilita ao receptor detectar erros que possam ter ocorrido na transmissão.
- Esse bit de paridade é transmitido para o receptor juntamente com os bits do dado original, totalizando 5 bits.




Tecnológica Federal do

Universidade

Exemplo: Projete um circuito, usando "portas" XOR e/ou XNOR, 4 bits. gerador de paridade "par" para grupos de 4 bits.

**Exemplo:** Projete um circuito, usando "portas" XOR e/ou XNOR, gerador de paridade "par" para grupos de 4 bits.

R:



Os dados "colocados" no barramento são usado como entradas do circuito gerador de paridade, o qual produz um bit de paridade P na saída.

Exemplo: Projete um circuito, usando "portas" XOR e/ou XNOR, verificador de paridade "par" para grupos de 5 bits (4 bits de dados e 1 bit de paridade).


**Exemplo:** Projete um circuito, usando "portas" XOR e/ou XNOR, verificador de paridade "par" para grupos de 5 bits (4 bits de dados e 1 bit de paridade).

R:

Paraná

Tecnológica Federal do

Universidade



Esses circuitos empregam "portas" XOR, as quais produzem saída 1 caso o número de entradas '1s' seja ímpar; por outro lado, caso o número de '1s' nas entradas seja par, a saída é 0.

kuhn@utfpr.edu.br | youtube.com/@eduardokuhn87

Paraná

Tecnológica Federal do

Jniversidade

- Um sinal lógico é aplicado em uma das entradas da porta, sendo a outra usada para controle.
- A entrada de controle determina se o sinal de entrada está habilitado ou impedido (desabilitado) de alcançar a saída.
- Essa ação de controle a razão para esses circuitos serem denominados portas.



Federal do

Tecnológica

Universidade

- As formas canônicas de expressões booleanas foram mostradas, i.e., i) soma-de-produtos; e ii) produto-de-somas.
- Um procedimento sistemático de projeto foi apresentado:
  - 1) Construir uma tabela-verdade com o comportamento desejado.
  - 2) Obter uma expressão booleana em uma das formas canônicas.
  - 3) Simplificar a expressão de saída obtida (quando possível), via
    - Álgebra booleana (depende da experiência do projetista); ou
    - Método do Mapa de Karnaugh (procedimento sistemático).
  - 4) Implementar expressão final (simplificada).
- Alguns circuitos lógicos especiais foram discutidos, usando
  - "Portas" XOR:  $x = A \oplus B \to \mathsf{Sa\acute{i}da} \ 1 \ \mathsf{se} \ A \in B \ \mathsf{s\~{a\~{o}}} \ \mathsf{opostos}.$
  - "Portas" XNOR:  $x = \overline{A \oplus B} \to \mathsf{Sa\acute{i}da} \ 1 \ \mathsf{se} \ A \ \mathsf{e} \ B \ \mathsf{s\~{ao}} \ \mathsf{iguais}.$
- O conceito de circuitos de habilitação usando portas lógicas básicas foi revisitado. kuhn@utfpr.edu.br youtube.com/@eduardokuhn87

Sugestão de leitura: Seções 4.10-4.13,

as quais tratam sobre a Análise de Defeitos.

## Considerações finais

#### Exercícios sugeridos:

4.1(b),(d) e (h), 4.4–4.7, 4.11, 4.12, 4.14, 4.16, 4.20, 4.22 e 4.31

R.J. Tocci, N.S. Widmer, G.L. Moss, Sistemas digitais: princípios e aplicações, 12a ed., São Paulo: Pearson, 2019. → (Capítulo 4)

#### Para a próxima aula:

R.J. Tocci, N.S. Widmer, G.L. Moss, Sistemas digitais: princípios e aplicações, 12a ed Capítulo 5 Pearson, 2019. → (Capítulo 5)

Até a próxima aula... =)

attes.cnpq.br/2456654064380180