

- * Al arrencar los switches, 55dd vacas.
- * de t=0 horte t=3, se generan Phips de datos, que generan un caudal con una tasa sincria de:

internalo de auto.

t=0 PC1 -> PC2 themes de 1200B cacle 12ms flyo PC1-> PC2 = $\frac{9600 \text{ bits}}{12ms} = 018 \text{ Mbps}$.

va por todos los prortos, los suetehos aprende. prorto de entrede de PCI.

+ +=1 PC1 -> PC3 1000B cade 8 ms

Olyo PCI-2PC3 = 80005 = IMSps no se aprende nada nuaro (achaliza PCI)

+ t=2 Pc1 > Pc4 800B cada 312 ms.


Plyjo Pc1-> Pc4 = 61001 b = 2 Mbps

no se aprende nada nuovo (actualiza Pc1)

x += 3 PC1 → PC6 500B cade 1 ms.

Olyo PCI -> PC6 = 40005 = 4 MSps -> no se aprende nuevo (actualiza PCI)

A partir de ahore, se ve ajustendo el teilico. Heste 2 t=3, todo el teilico que se genere ve por todos vos puertos (en el sentido de PCI hacie todos los demes).



51	52
P MAC O PCI, P I PC3, PCY 2 PCZ	P NAC 0 PC1, PC3, R4 1 PC2
53	54
PMAC	PUAC
1 PC 1, PC3	1 PC1, PC2
P MAC 1 PC 1, PC3 PC 2, PC4 0 PC 6	ρ μΑC 1 PC1, PC2 2 PC3, PC4 0 PC 6
SS	
P HAC D PC1, PC2, PC6 1 PC3 2 PC4	
2 1 P	24

E=4: PC3 envir 1 tronc = PC4; se aprende puerlo de entrela de Pc3; el flyo Pc1 a Pc3 va per los entres 51->54 y 54->55; deja de ir por 51->52 y 54->53

t=5: Pc4 envic 1 hen a PC3; solo S5 aprende puerlo de enhale de PC4; no se modifican flyos.

t=6: Pcz envic 1 treme a Pcy; se aprende puerb de entrele de Pcz; el flyo de Pc1 o Pcz va per S1-352 y desc de ir per S1-354, S4-355 y S4-353

t=7; PC4 anic 1 trere a Pc5; ahora todos aprenden puerb de entrede de Pc4. El flyo de Pc1 a Pc4 va par s1-ssu y sh→ss y deja de ir por s1→s2 y sh→s3.

t=8: PCG enuz 1 trone a PC4; apronde 53,54 y 55 cl previo de entrele de PCG; elimina flyo PC1 a PCG del erlace 54-> 55, pero permonece en los derres. t=9 PC3 envia 1 trema a PC1 ; se actualiza. bbdd de filtrado, no se modelica physor.

t=10 Pc6 envic 1 tem e Pc3; se cotrobe los Stodd de 53,54 y 55, no se modifican Ilyor.