DISEÑO DIGITAL 2

CONVOCATORIA ORDINARIA

ESPECIFICACION DEL DISEÑO:

CALCULADORA

Autor: DTE
Curso 2025-2026.

1 Descripción del diseño

Como trabajo para realizar en la convocatoria ordinaria se propone el diseño de una calculadora en la que la entrada de los operandos y de la operación a realizar se lleve a cabo mediante el teclado hexadecimal y la visualización, tanto de los operandos como del resultado, se efectúe utilizando los ocho displays. El diagrama de bloques general del diseño se muestra en la siguiente figura.



2 Especificaciones funcionales

Las especificaciones de funcionamiento del sistema son las siguientes:

- **ESP01**: Los dos operandos de la calculadora serán de tres dígitos decimales con signo, es decir, entre -999 y 999. Si se introducen por teclado más de tres dígitos, los siguientes deberán ser ignorados.
- **ESP02**: Las operaciones disponibles serán la suma, la resta y la multiplicación.
- **ESP03**: El manejo de la calculadora se llevará a cabo mediante el teclado hexadecimal conectado a la XDECA.
- **ESP04**: Los operandos se presentarán en los displays del siguiente modo:
    - Para números positivos se utilizarán los displays del 1 a 3, dependiendo del tamaño del número.
    - Para número negativos se utilizarán los displays 2, 3 o 4 para el signo (-) dependiendo del tamaño del número La magnitud del número se representará entre el display 1 y el 3, también dependiendo del tamaño del número.
    - En el display 8 se indicará qué operando se está introduciendo, mediante un 1 o un 2.

- **ESP05**: El resultado se presentará en los displays de un modo semejante:
  - Para números positivos se utilizarán los displays del 1 al 6, dependiendo del tamaño del número.
  - Para números negativos se utilizarán los displays 7 al 2 para el signo y los displays del 1 al 6 para la magnitud.
  - El display 8 presentará la letra 'r' para indicar que se está ofreciendo el resultado de la operación.
- **ESP06**: Siempre se eliminarán los ceros no significativos.
- **ESP07**: En su situación de reposo la calculadora estará a la espera de la introducción del primer operando mediante la pulsación de las teclas numéricas. El display 1 representará un 0 y el display 8 un 1 (primer operando).
- **ESP08**: El primer operando se validará mediante la pulsación de la operación deseada: 'A' suma, 'D' resta o 'E' multiplicación.
- **ESP09**: Después de la introducción de la operación la calculadora quedará a la espera de la introducción del segundo operando. El display 1 representará un 0 y el display 8 un 2 (segundo operando).
- **ESP10**: Si en la introducción de cualquiera de los dos operandos se introduce un 0 como primer dígito, el display 1 seguirá mostrando un 0, y será ignorado en el momento en el que se introduzca un número distinto de 0.
- **ESP11**: La pulsación de la tecla 'C' modificará el signo del operando que está siendo introducido ('-' si es negativo o en blanco si es positivo).
- **ESP12**: El segundo operando se validará con la pulsación de la tecla 'B', tras lo cual la calculadora efectuará la operación ordenada y presentará el resultado de la misma.
- **ESP13**: Se saldrá del modo de presentación del resultado mediante la pulsación de una tecla numérica, lo cual supondrá la introducción del primer dígito de un nuevo primer operando, o mediante la pulsación de cualquier otra tecla, lo cual llevará a la edición de primer operando con un cero como valor inicial representado. En ambos casos el display 8 representará un 1 (primer operando).

3 Especificaciones no funcionales

El diseño deberá cumplir las siguientes especificaciones no funcionales:

- **ESP14**: El circuito diseñado deberá cumplir las reglas de diseño síncrono.
- **ESP15**: El circuito empleará un reloj de 50 MHz como frecuencia de reloj del sistema.
- **ESP16**: La frecuencia máxima de funcionamiento garantizada del circuito deberá ser compatible con la especificación anterior.
- **ESP17**: El circuito deberá prototiparse empleando la tarjeta DECA MAX10 y la tarjeta de expansión XDECA.

4 Otras restricciones y recomendaciones para el diseño

La implementación de las operaciones de suma, resta y multiplicación deberán realizarse en complemento a dos, realizando las oportunas conversiones de BCD a binario y de binario a BCD.

Para la operación de multiplicación se recomienda la utilización de los bloques multiplicadores empotrados en la MAX10, mediante la instanciación de la IP "lpm_mult" disponible en el catálogo de *Quartus*.

Para la realización de este diseño son reutilizables, con modificaciones menores, algunos de los bloques diseñados a lo largo del curso. Concretamente, son de utilidad;

- El bloque "timer" del diseño MEDTH de la actividad 5 del Bloque Temático 1.
- El bloque "ctrl_teclado" realizado en la Tarea 2 del Bloque Temático 1.
- Se proporciona resuelto el bloque encargado de la representación en los displays. Puede utilizar este bloque tal y como está, o modificarlo si lo considera necesario.

Para facilitar el procedimiento de conversión de binario a BCD se propone un algoritmo iterativo equivalente al utilizado para la conversión BCD a binario utilizado en varias actividades desarrolladas en DD1. Concretamente, el algoritmo se basa en el cálculo de la suma de los dígitos que forman el número multiplicados por su peso correspondiente realizando operaciones de multiplicación y acumulación de manera consecutiva comenzando por el dígito de mayor peso. Este procedimiento se ilustra mediante un ejemplo para facilitar su comprensión:

Conversión de un número binario de 8 bits bin(7 downto 0) a BCD de tres dígitos:

Algoritmo	**Conversión del 10011101**
Peso128 = b(7)	Peso128 = 1_{BCD}
Peso64 = 2 ×Peso128 + b(6)	Peso64 = $2_{BCD} \times 1_{BCD} + 0 = 2_{BCD}$
Peso32 = 2 ×Peso64 + b(5)	Peso32 = $2_{BCD} \times 2_{BCD} + 0_{BCD} = 4_{BCD}$
Peso16 = 2 ×Peso32 + b(4)	Peso16 = $2_{BCD} \times 4_{BCD} + 1_{BCD} = 9_{BCD}$
Peso8 = 2 ×Peso16 + b(3)	Peso8 = $2_{BCD} \times 9_{BCD} + 1_{BCD} = 19_{BCD}$
Peso4 = 2 ×Peso8 + b(2)	Peso4 = $2_{BCD} \times 19_{BCD} + 1_{BCD} = 39_{BCD}$
Peso2 = 2 ×Peso4 + b(1)	Peso2 = $2_{BCD} \times 39_{BCD} + 0_{BCD} = 78_{BCD}$
Peso1 = 2 ×Peso2 + b(0)	Peso1 = $2_{BCD} \times 78_{BCD} + 1_{BCD} = 157_{BCD}$

A la hora de implementar este algoritmo hay que considerar los siguientes aspectos:

- ✓ Los términos que se suman y multiplican en las expresiones anteriores han de ser considerados en BCD, por lo tanto, las operaciones de suma y de multiplicación se realizan sobre operandos BCD.
- ✓ Es recomendable contar con un módulo de suma en BCD.
- ✓ La operación de multiplicación por dos se implementa de forma sencilla mediante el operador suma (2×PesoN = PesoN + PesoN).

- ✓ Dado el elevado número de bits necesario para albergar el resultado de la operación efectuada por la calculadora este algoritmo debe ser implementado de manera secuencial. Es decir, mediante una arquitectura de multiplicación y acumulación.

5 Fases de la realización del diseño. Hitos entregables.

El diseño se realizará obligatoriamente en 3 fases, cada una de las cuales conllevará la realización de un entregable. Cada una de las fases se describe a continuación.

5.1 Fase 1: Diseño Jerárquico y Conversores.

En esta primera fase deberá realizarse la propuesta de diseño jerárquico y el modelado y depuración de los bloques conversores de código: de BCD a Binario y de Binario a BCD.

5.2 Fase 2: Entrada por teclado y visualización.

En esta segunda fase se realizará la parte del diseño que implementa la funcionalidad aritmética, es decir, la suma, resta y multiplicación. Igualmente se implementarán las funcionalidades relacionadas con la gestión de la entrada por el teclado y con la presentación en displays.

5.3 Fase 3: Controlador e Integración del sistema.

En esta tercera, y última, fase se implementará el resto del sistema y se llevará a cabo su integración final y depuración. Se demostrará el funcionamiento del sistema completo mediante la correspondiente simulación. Igualmente, se demostrará el correcto funcionamiento del sistema real, mediante su prototipado utilizando las tarjetas DECA y XDECA.

6 Entrega de resultados

Los resultados del diseño deberán entregarse:

Fase1: resultados de la fase 1, antes del 7 de mayo de 2026

Fase2: resultados de la fase 2, antes del 14 de mayo de 2026

Fase3: resultados de la fase 3, antes del 28 de mayo de 2026

Fase4: entrega de la memoria del diseño, antes del 3 de junio de 2026

El profesor de cada grupo valorará la calidad de los resultados entregados y el trabajo realizado durante el transcurso del bloque 2, con la finalidad de acreditar a los miembros del grupo para la realización del examen del diseño.

7 Examen del diseño

El examen del diseño podrá ser realizado únicamente por aquellos alumnos que hayan realizado una entrega de resultados calificada favorablemente por su profesor de laboratorio.

Nota : El examen escrito y práctico del diseño se realizará en la fecha fijada por la SOA para el examen final de la asignatura.