

BLOQUE II

Fase 2: ALU, Teclado y Displays

BLOQUE II • ALU, Teclado y Displays

Memoria del Proyecto

Bloque II — Fase 2

Diseño, implementación y verificación en VHDL-93

alu clk_div timer ctrl_tec interfaz_teclado displays

Versión 1.0 — Mayo 2026

📁 **Fase:** Bloque II — Fase 2

📅 **Entrega:** 14 de Mayo de 2026

🔌 **Plataforma:** DECA MAX10 + conector XDECA

🕒 **Reloj:** 50 MHz

👥 Miembros del Grupo

Lucía Llana Carmona	lucia.llana@alumnos.upm.es
María Moya Marcilla	maria.moya.marcilla@alumnos.upm.es
Pedro Gil Bolaños	pedro.gilb@alumnos.upm.es
Pedro Osma Moya	p.osma@alumnos.upm.es
Eduardo Muñoz de Maya	eduardo.mdemaya@alumnos.upm.es

Índice

1. Introducción y objetivos

En esta segunda fase se han diseñado, implementado y verificado los bloques intermedios de la calculadora: la **unidad aritmético-lógica (ALU)**, el **sistema de temporización**, el **controlador de teclado matricial** y el **controlador de displays multiplexados**. Estos módulos constituyen el núcleo de la *capa de interfaz* del sistema.

El objetivo de la fase es disponer de un camino de datos completamente funcional y simulable que pueda integrarse directamente con el controlador (FSM) y los conversores de código desarrollados en la Fase 1.

❗ Criterio de codificación adoptado en todo el proyecto: todos los módulos RTL emplean **señales** en lugar de variables. Una señal modela directamente un cable o un registro físico: su valor solo se actualiza al término del proceso (equivalente al flanco de reloj), igual que ocurre en el circuito real. Por el contrario, una variable se actualiza de forma inmediata dentro del proceso—comportamiento propio del software—lo que dificulta la correspondencia con el hardware y oculta la señal al simulador (no aparece en las formas de onda). Este criterio se justifica con detalle en el Apéndice ??.

2. Arquitectura global del sistema

La figura 2 muestra la jerarquía completa con todos los módulos, señales de interconexión y agrupación por fases de desarrollo.

Arquitectura jerárquica completa de la calculadora.

2.1. Señales de interconexión principales

Cuadro 1: Señales clave entre módulos

Señal	Ancho	De	A
tecla[3:0]	4 b	ctrl_tec	controlador
tecla_pulsada	1 b	ctrl_tec	controlador
op1_bcd[11:0]	12 b	controlador	bcd_to_bin, displays
op2_bcd[11:0]	12 b	controlador	bcd_to_bin, displays
op1_bin[10:0]	11 b	lógica inline C2	alu
op2_bin[10:0]	11 b	lógica inline C2	alu
res[19:0]	20 b	alu	bin_to_bcd
res_sgn	1 b	alu	controlador, displays
bcd[23:0]	24 b	bin_to_bcd	displays
done	1 b	bin_to_bcd	controlador
tic_1ms	1 b	timer	displays
pres[1:0]	2 b	controlador	displays

3. Unidad Aritmético-Lógica (alu.vhd)

3.1. Especificación

Tipo: Lógica combinacional (sin reloj).


Entradas: op1[10:0], op2[10:0] en complemento a 2, rango [−999, +999]; op[1:0]: "00"=suma, "01"=resta, "10"=multiplicación.

Salidas: res[19:0] magnitud del resultado; res_sgn signo ('1' = negativo); overflow (fijado a '0': los operandos ±999 no pueden desbordar 20 bits).

Rango máx. $999 \times 999 = 998\,001 < 2^{20}$.

3.2. Camino de datos

La figura siguiente muestra el camino de datos interno de la ALU.



3.3. Implementación en VHDL

Los operandos se extienden de 11 a 12 bits replicando el bit de signo (MSB), lo que permite realizar suma y resta directamente en aritmética de complemento a 2 con un bit extra que actúa como indicador de signo del resultado:

```

1  -- Extensión de signo: 11 -> 12 bits (replica op(10) en la posición 11)
2  op1_12 <= op1(10) & op1;
3  op2_12 <= op2(10) & op2;
4
5  -- Suma y resta en complemento a 2 (12 bits)
6  sum_12 <= op1_12 + op2_12;
7  sub_12 <= op1_12 - op2_12;

```

Listado 1: Extensión de signo y operaciones aritméticas en alu.vhd

Para la multiplicación se instancia el componente lpm_mult, que es el modelo de simulación de una IP de Altera (multiplicador con signo de $11 \times 11 \rightarrow 22$ bits):

```

1  U_MULT: lpm_mult
2      port map(
3      dataa => op1,
4      datab => op2,
5      result => mult_res    -- 22 bits, complemento a 2
6  );

```

Listado 2: Instanciación del multiplicador IP en alu.vhd

La extracción de la magnitud y el signo se realiza íntegramente con **asignaciones concurrentes** when/else, sin ningún proceso ni variable. Primero se calculan los complementos a 2 de los resultados posibles (para tener la magnitud en el caso negativo), y luego se selecciona:

```

1  -- Complementos a 2: magnitud cuando el resultado es negativo
2  sum_neg <= (not sum_12) + 1;
3  sub_neg <= (not sub_12) + 1;
4  mul_neg <= (not mult_res) + 1;
5
6  -- Selección de magnitud según operación y bit de signo del resultado
7  res <= "00000000" & sum_neg    when op="00" and sum_12(11) = '1' else
8         "00000000" & sum_12    when op="00"                        else
9         "00000000" & sub_neg    when op="01" and sub_12(11) = '1' else

```

```

10      "00000000" & sub_12      when op="01"      else
11      mul_neg(19 downto 0)      when op="10" and mult_res(21)='1' else
12      mult_res(19 downto 0);
13
14  -- Signo: '1' cuando el resultado es negativo
15  res_sgn <= '1' when (op="00" and sum_12(11) = '1') or
16                  (op="01" and sub_12(11) = '1') or
17                  (op="10" and mult_res(21)='1') else '0';

```

Listado 3: Extracción de magnitud sin variables ni proceso en alu.vhd

💡 **¿Por qué when/else y no un proceso?** Porque la ALU es combinacional: no hay reloj ni estado. Un proceso con lista de sensibilidad sería equivalente, pero las asignaciones concurrentes expresan directamente la intención — “este cable vale X o Y dependiendo de la condición” — sin necesitar variables intermedias.

3.4. Verificación: tb_alu.vhd

El testbench es puramente combinacional (sin reloj). Cambia las entradas cada 20 ns y comprueba el resultado mediante la función auxiliar check, que genera un report de error si la magnitud o el signo no coinciden con los esperados:

```

1  procedure check(
2      tag      : in string;
3      got_mag  : in std_logic_vector(19 downto 0);
4      got_sgn  : in std_logic;
5      exp_mag  : in integer;
6      exp_sgn  : in std_logic
7  ) is
8  begin
9      assert got_sgn = exp_sgn
10         report tag & ": signo incorrecto." severity error;
11      assert got_mag = exp_mag
12         report tag & ": magnitud incorrecta." severity error;
13  end procedure;

```

Listado 4: Procedimiento check del testbench tb_alu

Cuadro 2: Casos de prueba del testbench tb_alu (10 casos)

op1	op2	Operación	Magnitud esperada	Signo	Propósito
+100	+200	suma	300	+	Suma positivos
-100	-200	suma	300	-	Suma negativos
-100	+200	suma	100	+	Suma signos distintos
+300	+100	resta	200	+	Resta normal
+100	+300	resta	200	-	Resultado negativo
-100	+200	resta	300	-	Resta con negativo
+12	+12	mult	144	+	Producto simple
-3	+5	mult	15	-	Producto negativo
+999	+999	mult	998 001	+	Valor máximo posible
0	+999	mult	0	+	Cero en multiplicación

La simulación termina con **Errors: 0, Warnings: 0** en ModelSim 10.4d con VHDL-93.

4. Temporización: clk_div.vhd y timer.vhd

4.1. Divisor de reloj genérico (clk_div)

Genera un pulso tic de **exactamente un ciclo de reloj** de anchura cada DIV+1 ciclos. El genérico DIV permite instanciar el mismo módulo para distintos periodos:

```

1 process(clk, nRst)
2 begin
3     if nRst = '0' then
4         cnt <= 0;
5         tic_reg <= '0';
6     elsif clk'event and clk = '1' then
7         tic_reg <= '0';           -- por defecto pulso bajo
8         if cnt = DIV then
9             tic_reg <= '1';       -- pulso de 1 ciclo
10            cnt <= 0;
11        else
12            cnt <= cnt + 1;
13        end if;
14    end if;
15 end process;
16 tic <= tic_reg;                 -- asignacion concurrente fuera del proceso

```

Listado 5: Implementación de clk_div.vhd

Cuadro 3: Instancias de clk_div en el proyecto

Uso	DIV	Periodo resultante
Tic teclado (interfaz_teclado)	249 999	5 ms a 50 MHz
Simulación (genérico reducido)	4	100 ns

4.2. Temporizador doble (timer)

Genera dos pulsos independientes a partir del mismo reloj de 50 MHz: tic_1ms para la multiplexación de displays y tic_5ms como referencia temporal adicional.

```

1 -- Tic cada 1 ms
2 if cnt_1ms = DIV_1ms then
3     t1ms_reg <= '1';
4     cnt_1ms <= 0;
5     -- Tic cada 5 ms (cada 5 tics de 1 ms)
6     if cnt_5ms = DIV_5ms then
7         t5ms_reg <= '1';
8         cnt_5ms <= 0;
9     else
10        cnt_5ms <= cnt_5ms + 1;
11    end if;
12 else
13    cnt_1ms <= cnt_1ms + 1;
14 end if;

```

Listado 6: Generación de tic_1ms y tic_5ms en timer.vhd

Los dos contadores son completamente independientes en el proceso y se resetean con el mismo nRst activo bajo.

5. Controlador de teclado (ctrl_tec.vhd)

5.1. Descripción general y especificación de puertos

El módulo gestiona un teclado matricial 4×4 conectado al conector XDECA. La interfaz utiliza buses de 4 bits en lugar de señales individuales, lo que simplifica el cableado en la jerarquía superior:

Puerto	Dirección	Descripción
clk	entrada	Reloj 50 MHz
nRst	entrada	Reset activo bajo
tic	entrada	Pulso 5 ms (de clk_div)
columna[3:0]	entrada	Columnas activo bajo
fila[3:0]	buffer	Filas de escaneo, activo bajo
tecla[3:0]	buffer	Código hex de la última tecla
tecla_pulsada	buffer	Pulso 1 ciclo al soltar la tecla
pulso_largo	buffer	Activo tras 2s mantenida

Genérico: TICS_2s = 400 (400 tics $\times$ 5 ms = 2 s a 50 MHz).

5.2. Mapa del teclado

La distribución física del teclado 4 $\times$ 4 se codifica en complemento one-hot activo bajo para filas y columnas:

Cuadro 4: Distribución de teclas: código hex asignado a cada posición

fila	col "1110"	col "1101"	col "1011"	col "0111"
"1110" fila 0	1	2	3	F
"1101" fila 1	4	5	6	E (×)
"1011" fila 2	7	8	9	D (−)
"0111" fila 3	A (+)	0	B (=)	C (±)

5.3. Mecanismo de escaneo de filas

El módulo activa una fila a la vez poniendo su bit a '0' (activo bajo), manteniendo las demás a '1'. En cada tic de 5 ms rota el patrón one-hot hacia la izquierda:

fila : "1110" $\rightarrow$ "1101" $\rightarrow$ "1011" $\rightarrow$ "0111" $\rightarrow$ "1110" $\rightarrow$...

```

1 process(clk, nRst)
2 begin
3     if nRst = '0' then
4         fila <= (others => '1'); -- todas inactivas en reset
5     elsif clk'event and clk = '1' then
6         if tic = '1' then
7             if ena_muestreo = '1' then
8                 if fila = X"F" then
9                     fila <= "1110"; -- inicio del escaneo
10                else
11                    fila <= fila(2 downto 0) & fila(3); -- rotacion izquierda
12                end if;
13            end if;
14        end if;
15    end if;
16 end process;

```

Listado 7: Rotación one-hot de filas en ctrl_tec.vhd

El escaneo se pausa (ena_muestreo = '0') mientras se detecta actividad en las columnas, para evitar capturar una columna en medio del cambio de fila.

5.4. Antirebote integrado

No se usa ningún módulo externo de antirebote. La columna leída se registra en dos etapas:

1. col_reb: muestreo síncrono de columna en cada ciclo de reloj (elimina los metaestables por cruce de dominios de reloj).
2. col_ok: se actualiza con el valor de col_reb solo en cada tic de 5 ms, garantizando que el valor lleva al menos 5 ms estable antes de ser aceptado.


```

1 process(clk, nRst)
2 begin
3     if nRst = '0' then
4         col_reb <= (others => '1');
5         col_ok  <= (others => '1');
6     elsif clk'event and clk = '1' then
7         col_reb <= columna;           -- etapa 1: sincronizar
8         if tic = '1' then
9             col_ok <= col_reb;       -- etapa 2: validar cada 5 ms
10        end if;
11    end if;
12 end process;

```

Listado 8: Antirebote de dos etapas en ctrl_tec.vhd

5.5. Detección de pulsación corta y larga

La señal interna ctrl_teclea_pulsada indica si hay alguna columna activa en col_ok. La lógica de detección es la siguiente:

- **Pulsación corta** (tecla_pulsada): pulso de 1 ciclo generado en el *flanco de bajada* de ctrl_teclea_pulsada (es decir, cuando se suelta la tecla), siempre que no haya habido pulsación larga:

```

tecla_pulsada <= '1' when pulso_hab_teclea = '1'
                  and ctrl_teclea_pulsada = '0'
                  and pulso_hab_largo    = '0'
                  else '0';

```

- **Pulsación larga** (pulso_largo): se activa cuando la tecla lleva pulsada $TICS_2s = 400 \text{ tics} \times 5 \text{ ms} = 2 \text{ s}$. En ese caso se suprime el evento de *release* para evitar registrar una pulsación corta fantasma.

❗ ¿Por qué detectar en el release y no en el press? Detectar en la pulsación produce problemas si el usuario mantiene la tecla más de lo necesario (se registran múltiples pulsaciones). Detectar en el release garantiza exactamente un evento por pulsación, y permite además distinguir pulsaciones cortas de largas antes de generar el evento.

5.6. Decodificador fila × columna

El decodificador es un registro síncrono con reset que evalúa la combinación de fila y col_ok y guarda el código de tecla en tecla_aux. El resultado se transfiere a la salida tecla únicamente en el momento de la pulsación (corta o larga):

```

1 process(clk, nRst)
2 begin
3     if nRst = '0' then
4         tecla_aux <= (others => '0');
5     elsif clk'event and clk = '1' then
6         if fila="1110" and col_ok="1110" then tecla_aux <= X"1";
7         elsif fila="1110" and col_ok="1101" then tecla_aux <= X"2";
8         -- ... (16 combinaciones en total)
9         elsif fila="0111" and col_ok="0111" then tecla_aux <= X"C";
10        end if;
11    end if;
12 end process;

```

Listado 9: Decodificador fila/columna (fragmento) en ctrl_tec.vhd

5.7. Jerarquía: interfaz_teclado.vhd

El módulo interfaz_teclado agrupa clk_div y ctrl_tec en un único bloque con la interfaz estándar del sistema. Los puertos de tipo buffer de ctrl_tec se conectan a través de señales internas para cumplir la restricción de VHDL-93 (no se puede conectar un puerto buffer directamente a un puerto out del módulo padre):

```

1 signal fila_s, tec_s : std_logic_vector(3 downto 0);
2 signal tp_s, pl_s    : std_logic;
3
4 U_DIV: entity work.clk_div(rtl)
5     generic map(DIV => DIV_TEC)
6     port map(clk => clk, nRst => nRst, tic => tic_s);
7
8 U_CTRL: entity work.ctrl_tec(rtl)
9     generic map(TICS_2s => TICS_2s)
10    port map(
11        clk => clk, nRst => nRst, tic => tic_s,
12        columna => columna, fila => fila_s,
13        tecla_pulsada => tp_s, tecla => tec_s,
14        pulso_largo => pl_s
15    );
16
17 -- Señales intermedias -> salidas del modulo padre
18 fila <= fila_s; tecla <= tec_s;
19 tecla_pulsada <= tp_s; pulso_largo <= pl_s;

```

Listado 10: Integración en interfaz_teclado.vhd

6. Controlador de displays (displays.vhd)

6.1. Especificación

Hardware:	8 displays de 7 segmentos, cátodo común, activo alto (DECA + XDECA).
Multiplexación:	Registro mux_reg one-hot activo bajo; rota en cada tic_1ms. Frecuencia de refresco: $1000\text{ Hz}/8 = 125\text{ Hz}$ (sin parpadeo visible).
Formato:	disp[7:0]: bits <i>dp, a, b, c, d, e, f, g</i> (bit 7 = punto decimal, bit 0 = g).
Selector pres[1:0]:	"00" = op1 en D4–D1; "01" = op2 en D4–D1; "10" = resultado en D8–D1.

6.2. Multiplexación

El registro mux_reg es un one-hot activo bajo que rota hacia la izquierda en cada tic_1ms, activando un display diferente en cada ciclo de refresco:

```

1 process(clk, nRst)
2 begin
3     if nRst = '0' then
4         mux_reg <= "1111110"; -- display 1 activo (bit 0 = '0')
5     elsif clk'event and clk = '1' then
6         if tic_1ms = '1' then
7             mux_reg <= mux_reg(6 downto 0) & mux_reg(7); -- rotacion izq
8         end if;
9     end if;
10 end process;

```

Listado 11: Registro de multiplexación en displays.vhd

6.3. Cálculo de los 8 dígitos a mostrar

Los 8 dígitos se calculan combinatorialmente como señales concurrentes sig_d1 ...sig_d8, sin variables ni proceso. Cada señal usa una cadena when/else que considera el modo pres y aplica la supresión de ceros a la izquierda:

```

1 -- D2 (decenas): blanco si tanto centenas como decenas son cero
2 sig_d2 <= x"E" when pres="00" and op1_bcd(11 downto 4) = x"00" else
3     op1_bcd(7 downto 4) when pres="00" else
4     x"E" when pres="01" and op2_bcd(11 downto 4) = x"00" else
5     op2_bcd(7 downto 4) when pres="01" else
6     x"E" when res_bcd(23 downto 4) = x"0000" else

```