# Universidad Nacional Autónoma de México

# Facultad de Ingeniería

# Ingeniería en Computación

# Laboratorio de Organización y Arquitectura de Computadoras

### Práctica 06

## Alumnos:

- Murrieta Villegas Alfonso
- Reza Chavarria Sergio Gabriel
- Valdespino Mendieta Joaquin

Profesora: Ayesha Sagrario Román García

Grupo: 7

Fecha de entrega: 5 de noviembre de 2021

#### Práctica 06


## **Objetivo**

Familiarizar al alumno en el conocimiento del secuenciador básico, el cual es una parte fundamental del procesador.

### Introducción

El secuenciador básico es una forma ampliada para implementar máquinas de estados, cabe recalcar que está basada en el direccionamiento implícito agregando elementos en memoria y elementos de hardware, como los bits asignados para los microinstrucciones que son operaciones específicas para llevar a cabo la transición entre estados.

El secuenciador básico de cuatro microinstrucciones cuenta con una estructura de memoria, una estructura principal del secuenciador que contiene el registro del Program Counter, incrementador y un multiplexor, además de dos registros para las interrupciones y transformaciones (direcciones), observe la figura 1



(Secuenciador básico de 4 micro instrucciones)

Como se menciona con tal estructura en memoria, con dos bits podemos representar un total de 4 microinstrucciones diferentes, estas instrucciones se encuentran listadas a continuación dadas la combinación de I1 e I0.

- 00 Paso Continuo: esta instrucción procede a transicional a la dirección del estado siguiente dada por el registro del Microprograma
- 01- Salto Condicional: esta instrucción con la evaluación de la entrada y la dirección asignada de la liga, además del valor falso pasa a una al estado siguiente dado por el valor del registro de la microprograma o un salto a la dirección dada por la secuencia de bits de la liga ( $\overline{PL}$ ).
- 10- Salto de Transformación: esta instrucción, realiza una transición al estado determinado por el registro de transformación, A través el bus  $\overline{MAP}$ , tiene la capacidad de ir a cualquier estado marcado.
- 11- Salto de Interrupción: esta instrucción, con el valor  $\overline{CC}$ , evalúa, si es 0, transición al estado siguiente dado por el registro de microprograma, si no, entonces cambia al estado dado por el registro de interrupción, a través del bus  $\overline{VECT}$ .


El comportamiento de este secuenciador se puede observar en la siguiente tabla de verdad, tomando en cuenta que  $\overline{CC}$  es el resultado de una XOR.

$I_1, I_0, \overline{CC}$	Selector	$\overline{PL}$	$\overline{MAP}$	$\overline{VECT}$	Comentarios
00*	0	1	1	1	Paso continuo
010	1	0	1	1	Salto Condicional
010	1	U	1	1	con 0
011	0	1	1	1	Paso continuo
10*	1	1	0	1	Salto de Transformación
110	1	1	1	0	Salto por interrupción
111	0	1	1	1	Paso Continuo

Cabe aclarar que los registros  $\overline{PL}$ ,  $\overline{MAP}$ ,  $\overline{VECT}$  no pueden estar en bajo a la vez, ya que ocasionaría un corto circuito al secuenciador físico.

### **Desarrollo**

En la figura 7 se presenta una carta ASM en donde se hace uso de todas las instrucciones que un secuenciador b<sup>'</sup>asico puede ejecutar. En el estado EST4 y EST11 la dirección del estado siguiente está determinada por el registro de transformación, seleccionado cuando el secuenciador ejecuta la instrucción ST. En el estado EST7 y EST9 la dirección del estado siguiente la proporciona el registro de interrupción.



Construya el secuenciador descrito en el punto 1 y conéctelo a una memoria tal como se muestra en el punto 2, utilizando VHDL y componentes estándares del software de desarrollo. Diseñe la lógica interna para que su secuenciador pueda ejecutar las instrucciones descritas anteriormente. Obtenga el contenido de la memoria de la carta ASM de la figura 7 he impleméntelo en su secuenciador. Utilice el simulador para probar su implementación.

Primero, obtuvimos la información de la memoria que tendrá el sistema. Esto al obtener su tabla de verdad con la información proporcionada por la carta ASM.

Para la representación del estado actual y las ligas se utilizarán 4 bits, esto para contar los 15 estados de la carta ASM.

Para la representación de las entradas se utilizaron 2 bits, esto para representar la entrada X, Y, la interrupción y Qaux (para los saltos auxiliares). Para las salidas (S0-S5) se utilizarán 6 bits, uno correspondiente a cada salida. Debido al uso de salidas condicionales se recurrirá a la modificación del sistema para obtener salidas verdaderas y salidas falsas.

#### Tabla de verdad

Para la representación de las entradas se utilizará la siguiente codificación binaria:

- Qaux = 00
- X = 01
- Y = 10
- INT = 11

Para los microinstrucciones se utilizó la siguiente codificación:

- 00 Paso Continuo
- 01 Salto Condicional
- 10 Salto de Transformación
- 11 Salto por Interrupción

A continuación, se presenta la tabla de verdad obtenida.

Estado	Estado Presente $P_3, P_2, P_1, P_0$	Liga $L_3, L_2, L_1, L_0$	Micro Instrucción $I_1, I_0$	Prueba $E_1, E_0$	VF	Salida verdadera $S_5, S_4, S_3, S_2, S_1, S_0$	Salida Falsa $Z_5, Z_4, Z_3, Z_2, Z_1, Z_0$
0	0000	****	00	**	*	000001	000001
1	0001	0111	01	01	1	001111	001111
2	0010	****	00	**	*	000011	000011
3	0011	****	00	**	*	001010	001010
4	0100	****	10	**	*	010000	010000
5	0101	1010	01	10	0	110010	010010
6	0110	0010	01	00	0	001001	001001
7	0111	****	11	11	1	010000	010001
8	1000	0001	01	00	0	100000	100000
9	1001	****	11	11	1	001010	101011
10	1010	0000	01	00	0	000000	000000
11	1011	****	10	**	*	000100	000100
12	1100	0000	01	00	0	000100	000100
13	1101	0000	01	00	0	101000	101000
14	1110	0000	01	00	0	010011	010011
15	1111	****	00	**	*	000000	000000

Nota: Al asignar en la memoria, los asteriscos de la tabla se asignarán como 0. La memoria contendrá 15 registros de 21 bits.

Una vez obtenida la tabla de verdad, se programó en VHDL los componentes para la creación del secuenciador, la memoria ROM y el sistema en general.

Para el secuenciador se crearon 4 componentes. El bloque de lógica interna nos permitirá la obtención de información por las salidas del selector,  $\overline{PL}$ ,  $\overline{MAP}$  y  $\overline{VECT}$ . El multiplexor nos permitirá seleccionar la respuesta correspondiente, si viene de los registros de externos o del contador, a la lógica interna. El incrementador aumentará el valor de los estados si se hace un paso continuo. El registro que nos permitirá obtener la información de estado, esto dependiendo del reloj interno.

```
Text Editor - C:/Users/Sergio/Desktop/LABOYAC/practice06/practice_06 - practice_06 - [secuenciador.vhd]
                                                                                                                                                                                                           Х
                                                                                                                                                                                             File Edit View Project Processing Tools Window Help
                                                                                                                                                                      Search altera.com
  📳 | 🐽 📅 | 蓮 | 蓮 | 🖪 🗗 🐿 | 🕕 | 🕡 🖫 | 💋 | 267 | 🧾
              library ieee;
use ieee.std_logic_1164.all;
          □ entity secuenciador is port(
    clk: in std_logic;
    cc: in std_logic;
    i: in std_logic_vector(1 downto 0);
    D: in std_logic_vector(3 downto 0);
    PL: out std_logic;
    MP: out std_logic;
    vect: out std_logic;
    Y: out std_logic_vector(3 downto 0)
-);
  4
  5
6
7
  8
10
11
12
13
14
              end secuenciador;
15
16
17
18
19
20
21
22
23
           □architecture arc_sec of secuenciador is
                     signal sel: std_logic;
signal entry: std_logic_vector(3 downto 0);
signal sal: std_logic_vector(3 downto 0);
signal y_inc: std_logic_vector(3 downto 0);
           ⊟begin
                     log: entity work.internal_logic(arq_int_log) port map(i,cc,sel,PL,MP,vect);
reg: entity work.registro(arq_reg) port map(entry,clk,'1',sal);
mux: entity work.mux2(arq_mux) port map (sal, D, sel,y_inc);
inc: entity work.incrementador(arq_inc) port map(y_inc,entry);
           24
25
26
27
28
           Y<=y_inc;
end architecture;
```

Código 1: Bloque correspondiente al secuenciador

```
Text Editor - C:/Users/Sergio/Desktop/LABOYAC/practice06/practice_06 - practice_06 - [...
                                                                                                   ×
File Edit View Project Processing Tools Window
                                                             Help
                                                                                     Search altera.com
      👀 📝 ፰ 💷 🖪 🗗 🏲
         Nibrary ieee;
         use ieee.std_logic_1164.all;
use ieee.std_logic_UNSIGNED.all;
 2
 3
 4
 5
      entity incrementador is port(
    ent: in std_logic_vector(3 downto 0);
    sal: out std_logic_vector(3 downto 0)
 6
7
8
       end incrementador;
 9
10
      □architecture arq_inc of incrementador is
11
12
13
      ⊟begin
14
             sal<=ent+1;
15
16
         end architecture;
```

Código 2: Incrementador del estado actual

```
💠 Text Editor - C:/Users/Sergio/Desktop/LABOYAC/practice06/practice_06 - practice_06 - [internal...
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ×
                          Edit View Project Processing Tools Window Help
                                                                                                                                                                                                                                                                                                                                                                                                             Search altera.com
       □ | 66 (7 | □ □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □ | □
                                      library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_ARITH.all;
use ieee.std_logic_UNSIGNED.all;
                             Dentity internal_logic is port(
    i: in std_logic_vector(1 downto 0);
    ncc: in std_logic;
    selector: out std_logic;
    npl: out std_logic;
    nmap: out std_logic;
    nvect: out std_logic
         6
7
8
9
   end internal_logic;
                             □ architecture arq_int_log of internal_logic is □ signal info: std_logic_vector(3 downto 0); □ begin
                                                     signal info: std_logic_vector(3 downing in process (i, ncc)
begin

--Paso continuo
if (i="00" and ncc='0') then
info <= "0111";

--Salto condicional
elsif (i="01" and ncc='0') then
info <= "0111";

--Paso continuo
elsif (i="01" and ncc='1') then
info <= "0111";

--Salto de Transformacion
elsif (i="10") then
info <= "110";

--Salto por interrupcion
elsif (i="11" and ncc='0') then
info <= "1110";

--Paso Continuo
elsif (i="11" and ncc='1') then
info <= "0111";
                               0-10-10-10
                               Ī
                                                           else
    info <="0111";
end if;
end process;</pre>
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
                                                           process(info)
begin
    selector<=info(3);
    npl<= not(info(2));
    nmap<= not(info(1));
    nvect<= not(info(0));</pre>
                                                            end process;
                                   Lend architecture;
    <
                                                                                                                                                                                                                                                                                                                                                                                                                                             4% 🦟 00:00:39
```

Código 3: Lógica Interna del secuenciador


```
💠 Text Editor - C:/Users/Sergio/Desktop/LABOYAC/practice06/practice_06 - practice_06 - [...
                                                                                                     X
                                                                                              Edit View Project Processing Tools Window Help
                                                                                Search altera.com
      4
        Tibrary ieee;
use ieee.std_logic_1164.all;
 3
      Bentity mux2 is port(
    sal,D: in std_logic_vector(3 downto 0);
    sel: in std_logic;
    y: out std_logic_vector(3 downto 0)
 5
6
7
8
9
        end mux2;
10
11
      □architecture arq_mux of mux2 is
12
      ⊟begiņ
13
            with sel select
                y<=
                                        when '0', when '1',
14
                            sal
15
16
                            D
"0000"
                                         when others;
        end architecture;
17
<
                                                                                       0%
                                                                                               00:00:00
```

Código 4: Multiplexor del secuenciador

Código 5: Registro del secuenciador (Paso Continuo)

Una vez obtenida la conexión entre los componentes del secuenciador se implementaron los elementos como la memoria ROM, donde se guardará la información de la tabla de verdad. Esto se hizo a partir de la configuración de un archivo externo (\*.mif) para la información.

Código 6: Memoria ROM con archivo externo



Código 7: Archivo \*.mif con la información de la memoria ROM

Se realizaron 2 multiplexores, uno para la selección de las entradas al sistema y otro para la selección entre la salida verdadera y falsa. El selector del primer multiplexor estará conectado con la sección de prueba de la memoria, donde se tendrá  $Q_{Aux}$ , X, Y e Interrupción.

Código 8: Multiplexor de las entradas (pruebas)

El otro multiplexor funcionará con la salida de la entrada seleccionada. Si la entrada es 1 seleccionará la salida verdadera, en caso de 0 se selecciona la falsa.

```
Text Editor - C:/Users/Sergio/Desktop/LABOYAC/practice06/practice_06 - practice_06 - [...
                                                                                                            П
                                                                                                                    X
      Edit View Project Processing Tools Window
                                                                                             Search altera.com
      66 ₹ | ‡‡ ‡‡ | № № № | 🐠 🛣 | 🛂 | 267 🗏
         library ieee;
use ieee.std_logic_1164.all;
       entity mux_sal is port(
    true_sal, false_sal: in std_logic_vector(5 downto 0);
    sal: out std_logic_vector(5 downto 0);
    sel: in std_logic
 5
6
7
8
9
         ·);
end mux_sal;
10
       □architecture arq_mux_sal of mux_sal is
11
12
13
14
15
16
17
18
       ⊟begin
              with sel select
                   sal<=
                                 true_sal
                                                   when '1', when '0'.
                                false_sal when '0', "000000" when others;
          end architecture;
<
                                                                                                             00:00:00
```

Código 9: Multiplexor de la salida verdadera y falsa

Se utilizó el registro creado para el secuenciador para representar los registros de interrupción y de trasformación. Estos tendrán una entrada para que en la simulación se seleccione el estado seleccionado.

Se creó un elemento extra para elegir la entrada de los registros dependiendo de las salidas de la lógica interna. Si  $\overline{PL}$  es activado la entrada del salto condicional, si es  $\overline{MAP}$  es activado la entrada del registro de transformación y si es  $\overline{VECT}$  es activado la entrada del registro de interrupción.

Código 10: Lógica de las entradas dependiendo de la lógica interna

Por último, se crearon 4 registros para la inicialización del sistema y el guardado de información de la memoria. La lógica de estos registros es similar al registro del secuenciador, lo diferente es en la cantidad de bits de entrada y de salida.

Código 11: Registro utilizado para la liga

```
💠 Text Editor - C:/Users/Sergio/Desktop/LABOYAC/practice06/practice_06 - practice_06 - [reg_sal....
                                                                                                               П
                                                                                                                       X
File
     Edit View Project Processing Tools Window Help
                                                                                                                         6
                                                                                                Search altera.com
      library ieee;
use ieee.std_logic_1164.all;
      6
7
 8
10
        -);
end reg_sal;
11
12
13
14
15
16
17
18
20
21
22
23
24
25
26
27
28
30
31
32
      □ architecture arq_reg_s of reg_sal is
□ signal info: std_logic_vector(5 downto 0):=B"000000";
□ begin
             process (clk, reset, entrada)
begin
if reset='0' then
  info <= "000000";
elsif reset='1' then
  if (clk' event and clk='1') then
  info <= entrada;
  ond if:</pre>
       一日十日
       end if;
end if;
end process;
             end process;
         end architecture;
```

Código 12: Registro de las salidas

```
Text Editor - C:/Users/Sergio/Desktop/LABOYAC/practice06/practice_06 - practice_06 - [...
                                                                                                                                                         ×
 File Edit View Project Processing Tools Window Help
                                                                                                                         Search altera.com
  ■ 66 (7 ) 筆 筆 | 10 10 10 10 267 =
            library ieee;
use ieee.std_logic_1164.all;
  1 2 3
         Bentity reg_1 is port(
    entrada: in std_logic;
    clk: in std_logic;
    reset: in std_logic;
  4
5
6
7
8
9
                   salida: out std_logic
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
          end reg_1;
         □architecture arq_reg_01 of reg_1 is 
    signal info: std_logic:='0'; 
    □begin
                  gin
process (clk, reset, entrada)
begin
if reset='0' then
   info <= '0';
elsif reset='1' then
   if (clk' event and clk='1') then
        info <= entrada;
end if:</pre>
         10-0-10
         ē
                        end if;
                   end process;
                  process (info)
begin
    salida <= info;
end process;</pre>
31
32
             end architecture;
                                                                                                                                   0%
                                                                                                                                               00:00:00
```


Código 13: Registro para VF

Código 14: Registro para prueba y microinstrucción


A continuación, se incluirá el archivo general del proyecto donde se conectan los elementos por VHDL y el RTL del proyecto.

```
Text Editor - C./Useu/Sergio/Dektop/LABO/VAC/practice(86 practice (86 - practice
```

Código 15: Código general del proyecto




RTL 1: Proyecto general



RTL 2: Estructura del secuenciador


### Simulación

Para la simulación se realizó con Waveform Editor que nos permitía la entrada de elementos en grupos. En los puntos de la carta ASM donde se realice una transformación o una interrupción se asigna el estado al que se quiere acceder como entrada. En la vista se observan como entradas la frecuencia del reloj, *X*, *Y*, *Interrupción* y las entradas de los registros de interrupción y transformación. Como salidas se muestra el estado al que se dirige, la salida del estado presente y la información del CC.



Simulación 1: Simulación general del proyecto

En la primera sección se realiza el recorrido del estado 0 al estado 5, utilizado el registro de transformación.




Simulación 2: Recorrido del estado 2 al 6

El siguiente recorrido se hizo del estado 2 al estado 10. Se utilizó el registro de transformación dirigido al estado 9 y el registro de interrupción activado para dirigirse de nuevo al estado 9.




Simulación 3: Recorrido del estado 0 al 10, pasando por el estado 9


El siguiente recorrido se hizo del estado 0 al 11. Una vez llegado el 11 por registro de transformación se realizaron 3 transformaciones diferentes, una al estado 12, otra al 14 y la última al 14.



Simulación 4: Recorrido del estado 0 al 12, pasando por el estado 11




Simulación 5: Recorrido del estado 0 al 13, pasando por el estado 11



Simulación 6: Recorrido del estado 0 al 14, pasando por el estado 11

El último recorrido de la carta ASM fue el del estado 7, tomando la entrada X con 1 y activando la interrupción en el estado 7.



Simulación 7: Recorrido del estado 0 al 8, tomando decisión con X e interrupción en el estado 7

#### **Conclusiones**

### Murrieta Villegas Alfonso

A lo largo de las prácticas previas hemos aprendido distintos conceptos relacionados con las máquinas de estado además de poder trabajar mediante VHDL este tipo de abstracción con el finde llegar a una entidad mayor denominada procesador.

En la presente práctica es como a través de la creación de componentes de un secuenciador es como aprendimos el funcionamiento de la asignación de memoria que es un componente elemental de cualquier procesador, además, mediante la tabla de verdad determinamos 4 distintas instrucciones para determinar el uso de las entradas al miso secuenciador, empleando a la par el uso de registros o direcciones de memoria.

## Reza Chavarria Sergio Gabriel

A partir de la creación y configuración de la lógica y de los componentes que tiene un secuenciador se pudo entender el funcionamiento y comportamiento de este a partir de una asignación en memoria.

Con la obtención de los datos de la tabla de verdad se necesita tomar en cuenta las 4 diferentes instrucciones, el manejo de las entradas y la lógica interna del secuenciador para realizar el funcionamiento adecuado. Las diferentes instrucciones necesitan manejarse de manera cuidadosa en los registros utilizados.

#### Valdespino Mendieta Joaquin

En la presente practica pudimos observar y comprender un poco más el funcionamiento del secuenciador básico de 4 microinstrucciones, basado en el direccionamiento implícito para su armado, para ello se tuvieron que tener en cuenta la creación de los módulos correspondientes a la arquitectura presentada, donde la parte esencial es la memoria y la estructura del secuenciador con sus respectivos buses, todo para poder implementar de manera correcta la transición de las cartas asm, que se presenten, además

la modularidad del proyecto permite la modificación y moldeo acorde a los dicho anteriormente.

# Bibliografía

• Savage J., Vázquez G & Chávez N. (2015). Diseño de Microprocesadores, Capítulo III Construcción De Máquinas de Estado usando Memorias. Encontrado el 29 de octubre del 2021. Sitio Web: https://biorobotics.fip.unam.mx/wpcontent/uploads/Courses/arquitectura\_de\_computadoras/material\_de\_apoyo/dis eo\_de\_procesadores.pdf