Temas Específicos de Electrónica Digital I Comunicación USB 2.0 para aplicaciones cientificas basadas en FPGA


Edwin Barragán edwin.barragan@cab.cnea.gov.ar


Universidad Nacional de San Juan Facultad de Ingeniería

8 de mayo de 2019



Una comunicación USB para aplicaciones científicas basadas en FPGA





Introducción

Implementación

Evaluación y validación

Resultados y conclusiones

Introducción

Motivación

Objetivos

Bus Serial Universal

Implementación

Arquitectura del sistema

Configuración del puente

Circuito sintetizado

Circuito de interconexión

Evaluación y validación

Test benchs de VHDL

Depuración de firmware del puente

Biblioteca de PC

Programas de prueba

Elementos de VHDL utilizados para depuración

Resultados y conclusiones

Robustez

Tasa máxima de Transferencia

Trabajo futuro

Introducción

Motivación

Objetivos

Bus Serial Universal

La producción de información científica

La necesidad de una comunicación entre un FPGA y una PC

Introducción

Motivación

Objetivos

Bus Serial Universal

Objetivos

Introducción

Motivación

Objetivos

Bus Serial Universal

USB - Bus Serial Universal

Implementación

Arquitectura del sistema

Configuración del puente

Circuito de interconexiór

Arquitectura del sistema propuesto

Implementación

Arquitectura del sistema

Configuración del puente

Circuito sintetizado

Circuito de interconexiór

Firmware de configuración de la interfaz

Implementación

Arquitectura del sistema Configuración del puente

Circuito sintetizado

Circuito de interconexión

Interfaz puente - FPGA

Implementación

Arquitectura del sistema Configuración del puente Circuito sintetizado

Circuito de interconexión

Circuito de interconexión

- ▶ Versión 1
- ► Versión 2
- ▶ Version 3

Evaluación y validación

Test benchs de VHDL

Depuración de firmware del puente

Biblioteca de PC

Programas de prueba

Elementos de VHDL utilizados para depuración

Test Bench

Evaluación y validación

Test benchs de VHDL

Depuración de firmware del puente

Biblioteca de PC

Programas de prueba

Elementos de VHDL utilizados para depuración

Debug Cypress

Evaluación y validación

Test benchs de VHDL

Depuración de firmware del puente

Biblioteca de PC

Programas de prueba

Elementos de VHDL utilizados para depuración

libusb-1.0

Evaluación y validación

Test benchs de VHDL
Depuración de firmware del puente
Biblioteca de PC

Programas de prueba

Elementos de VHDL utilizados para depuración

Esquemas de prueba

Evaluación y validación

Test benchs de VHDL Depuración de firmware

Biblioteca de PC

Programas de prueba

Elementos de VHDL utilizados para depuración

Flip-Flop para eco

ROM con patrón de repetición infinita

Resultados y conclusiones

Robustez

Tasa máxima de Transferencia Trabajo futuro

Resultados de la prueba de robustez de la comunicación

Resultados y conclusiones

Robustez

Tasa máxima de Transferencia

Trabajo futuro

Resultados de la prueba de máxima transferéncia de datos

TODO

Resultados y conclusiones

Robustez

Tasa máxima de Transferencia

Trabajo futuro

Lo que falta...

Consultas

Muchas gracias

Material Adicional

Respaldo y cosas que no entren