
# SAYISAL TASARIM LAB. - 5. DENEY RAPORU 152120151004 – Elif GENÇ

## 1.SORU




Bu deneyi yaparken 1 adet 7400 numaralı NAND entegresi, CADET üzerinde bulunan 2 adet led ve 3 adet switch kullandık. 1 nolu NAND kapısının çıkışını 3 nolu NAND kapısının girişi, 2 nolu NAND kapısının çıkışını 4 nolu NAND kapısının girişi olarak ayarladık.

Daha sonra 3 nolu NAND kapısının çıkışını Q isimli led' e bağlarken aynı çıkıştan bir kablo çekerek 4 nolu NAND kapının girişine bağladık. Aynı şekilde 4 nolu NAND kapısının çıkışını Q' led'ine bağlarken, aynı çıkıştan bir kablo yardımıyla 3 nolu NAND kapısının girişine bağladık.

Switch' lerden bir tanesini 1 nolu NAND entegresinin girişine, diğer bir switch'i de 2 nolu NAND kapısının girişine bağlarken. 3. switch'ten 2 adet kablo çıkararak bu kabloları 1 ve 2 nolu NAND kapılarının girişi olacak şekilde ayarladık.

Ledlerin bize gösterdiği sonuçlar ile tabloyu doldurdum ve bize verilen birinci soruyu çözmüş oldum.




#### 2.SORU


Bu deneyi yaparken 1 adet 7400 numaralı NAND entegresi 1 adet 7414 numaralı NOT entegresi, CADET üzerinde bulunan 2 adet led ve 1 adet switch kullandık. 1 nolu NAND kapısının çıkışını 3 nolu NAND kapısının girişi, 2 nolu NAND kapısının çıkışını 4 nolu NAND kapısının girişi olarak ayarladık.


Daha sonra 3 nolu NAND kapısının çıkışını Q isimli led' e bağlarken aynı çıkıştan bir kablo çekerek 4 nolu NAND kapının girişine bağladık. Aynı şekilde 4 nolu NAND kapısının çıkışını Q' led'ine bağlarken, aynı çıkıştan bir kablo yardımıyla 3 nolu NAND kapısının girişine bağladık.

CADET üzerinde bulunan switch'ten 2 adet kablo çıkararak bu kabloları 1 ve 2 nolu NAND kapılarının girişi olacak şekilde ayarladık.1 nolu NAND kapısının D kaynağını 2 nolu NAND kapısının girişine ise D kaynağından gelen verinin tersini bağladık.

Ledlerin bize gösterdiği sonuçlar ile tabloyu doldurdum ve bize verilen ikinci soruyu çözmüş oldum.








# 3.SORU


Deney sonucunda elde ettiğimiz sonuçları datasheeet içinde bulunan tablodaki sonuçlar ile karşılaştığımızda doğru sonuçları aldık. Bu yüzden yaptığım deney sonucunda aşağıdaki çıkarımlarda bulunabiliyorum.


SR flip flop'larında bulunan Set(S) girişi bu flip flop'ta J iken, Reset(R) girişini ise K girişi temsil eder.

J ve K girişi 1 yani high değerini aldığında çıkışın her tetiklenmesi sonucu, bir önceki çıkışın tersini verir ve biz bunu toggle diye adlandırırız.

JK flip flop'larınım tasarlanma amacının SR flip floplarındaki belirsizlik durumlarını kaldırmak için ortaya çıktığını düşünüyorum.








INPUTS					OUTPUTS	
PRE	CLR	CLK	J	K	Q	Q'
L	Н	Χ	Χ	Χ	Н	L
Н	L	Χ	Χ	Χ	L	Τ
L	L	Χ	Χ	Χ	HŤ	H†
Н	Н	ζ	L	L	Q	Q'
Н	Н	7	Н	L	Н	L
Н	Н	ζ	L	Н	L	Н
h	Н	7	Н	Н	TOGGLE	

## 4.SORU



D flip flop'unda Clock girişine pulse generator'ünü bağladık ve D girişinin aldığı değerlerin direk olarak çıkışta görüldüğünü gözlemledik. Ve ben bu deneyi yaparken D flip flop'unu JK flip flop'unu kullanarak elde edebileceğimi gördüm. (JK flip flop'undaki J girişine bir NOT kapısı bağlanır ve bu girişin K'ya bağlanmasıyla tek girişli bir flip flop elde ettik bu elde ettiğimiz flip flop D flip flop'uyla aynı devre çizimine sahip olur.)

