

2020年8月高等教育自学考试全国统一命题考试

计算机组成原理

(课程代码 02318)

注意事项:

1. 本试卷分为两部分, 第一部分为选择题, 第二部分为非选择题。
2. 应考者必须按试题顺序在答题卡(纸)指定位置上作答, 答在试卷上无效。
3. 涂写部分、画图部分必须使用2B铅笔, 书写部分必须使用黑色字迹签字笔。

第一部分 选择题

一、单项选择题: 本大题共10小题, 每小题1分, 共10分。在每小题列出的备选项中只有一项是最符合题目要求的, 请将其选出。

1. 十进制数-72的8位补码表示是

A. 01001000	B. 10110111
C. 11001000	D. 10111000
2. 若传送的是字符A, 其ASCII码为1000001, 采用偶校验方式传送8位编码, 末位增加偶校验位后的编码表示是

A. 01000001	B. 11000001
C. 10000010	D. 10000011
3. 采用变址寻址方式的操作数存放在

A. 内存中	B. 通用寄存器中
C. 硬盘中	D. 指令中
4. 若经过CPU处理后的运算结果为零, 则反映在条件码寄存器的标志位是

A. ZF	B. OF
C. SF	D. CF
5. 指令顺序执行时, 提供下一条指令地址的寄存器是

A. 指令寄存器	B. 程序计数器
C. 通用寄存器	D. 标志寄存器

6. MIPS计算机的汇编指令“add \$s1, \$s2, \$s3”的功能是

- | | |
|-------------------------|--------------------------|
| A. $\$s1 = \$s2 + \$s3$ | B. $\$s2 = \$s1 + \$s3$ |
| C. $\$s3 = \$s1 + \$s2$ | D. $\$s3 = \$s1 \& \$s2$ |

7. 有一个8MB的主存储器, 按字节编址, 需要寻址的地址线条数是

- | | |
|--------|--------|
| A. 3条 | B. 13条 |
| C. 23条 | D. 33条 |

8. 对硬盘上信息的存取采用

- | | |
|----------|----------|
| A. ROM方式 | B. DAM方式 |
| C. SAM方式 | D. RAM方式 |

9. 鼠标接口应选用

- | | |
|-------------|-------------------------|
| A. 程序直接控制方式 | B. DMA控制方式 |
| C. 中断控制方式 | D. 既可选中断控制方式又可选用DMA控制方式 |

10. 在多重中断方式下, 若外设向CPU提出新的中断请求, 则CPU

- | | |
|-----------------|-----------------|
| A. 一定会响应 | B. 一定不会响应 |
| C. 响应优先级更高的中断请求 | D. 响应优先级更低的中断请求 |

第二部分 非选择题

二、填空题: 本大题共15空, 每空1分, 共15分。

11. 在计算机系统中, 常用的进位记数制有二进制、____进制、____进制和____进制。
12. 定点数编码表示方法主要有以下4种: 原码、____、____和____。
13. MIPS指令采用三种指令格式, 分别是R-型指令、____和____。
14. 指令流水线在有些情况下会发生流水线冒险, 包括结构冒险、____和____。
15. 虚拟存储器分成三种不同类型: 分页式、____和____。
16. 系统总线通常由____线、____线和____线等三组线构成。

三、名词解释题: 本大题共5小题, 每小题3分, 共15分。

17. 数据通路
18. 机器数
19. 小端方式

20. 寄存器直接寻址

21. 中断嵌套

四、简答题：本大题共 4 小题，每小题 5 分，共 20 分。

22. 浮点加减运算需要经过哪几个主要步骤？

23. 转移指令和调用（转子）指令的区别是什么？

24. 什么是指令周期？不同指令的指令执行周期是否一致？

25. 在中断响应周期中，通过执行一条隐指令，可以完成哪几项操作？

五、计算题：本大题共 3 小题，第 26、27 小题各 6 分，第 28 小题 4 分，共 16 分。

26. 假设某个频繁使用的程序 P 在机器 M1 上运行需要 15S，M1 的时钟频率为 2GH。设计人员想开发一台与 M1 具有相同 ISA 的新机器 M2。采用新技术可使 M2 的时钟频率增加，但同时也会使 CPI 增加。假定 P 在 M2 上执行时的时钟周期数是在 M1 上的 3 倍，则 M2 的时钟频率至少达到多少才能使程序 P 在 M2 上的运行时间缩短为 10S？

27. 将十进制数 160 转换为 IEEE754 的单精度（32 位）浮点数格式，要求最后格式用十六进制数表示。注：IEEE754 单精度（32 位）浮点数的计数公式为 $(-1)^s \times 1.f \times 2^{E-127}$ ，其中符号位 1 位，阶码 8 位，尾数 23 位。

28. 假定某同步总线在一个总线时钟周期内传送一个 16 字节的数据，总线时钟频率为 80MHZ，则总线带宽是多少？如果总线宽度改为 256 位，一个时钟周期能传送两次数据，总线时钟频率为 200MHZ，则总线带宽是多少？

六、综合题：本大题共 2 小题，每小题 12 分，共 24 分。

29. 某计算机主存地址空间大小 64MB，按字节编址。主存与 cache 之间采用直接映射方式，块大小为 2K 字节。cache 数据区大小为 64KB。

(1) 该 cache 共有多少行？


(2) 主存地址需多少位？如何划分？要求说明每个字段的含义、位数和在主存地址中的位置。

30. 某计算机字长 16 位，采用 16 位定长指令格式，部分数据通路结构如题 30 图所示。假设 MAR 的输出一直处于使能状态。

(1) 逻辑指令“AND R2, (R1)”在执行阶段需要多少个节拍？该指令功能为

$$R[R2] \leftarrow R[R2] \text{ AND } M[R[R1]]。$$

(2) 写出每个节拍的有效控制信号和功能。



题 30 图

绝密★启用前

2020年8月高等教育自学考试全国统一命题考试

计算机组成原理试题答案及评分参考

(课程代码 02318)

一、单项选择题：本大题共10小题，每小题1分，共10分。

1. D 2. C 3. A 4. A 5. B 6. A 7. C 8. B 9. C 10. C

二、填空题：本大题共15空，每空1分，共15分。

11. 八、十、十六
12. 补码、反码、移码
13. I-型指令、J-型指令
14. 数据冒险、控制冒险
15. 分段式、段页式
16. 数据、地址、控制

三、名词解释题：本大题共5小题，每小题3分，共15分。

17. 答：数据通路是指指令执行过程中数据所流经的部件，其中包括各类运算部件。
18. 答：将数值数据在计算机内部编码表示的数称为机器数。
19. 答：小端方式将数据的最高有效字节MSB存放在高地址中，将最低有效字节LSB存放在低地址中。
20. 答：指令中给出的是操作数所在的寄存器编号，操作数在寄存器中，这种寻址方式称为寄存器直接寻址。
21. 答：中断系统允许CPU在执行某个中断服务程序时，被新的中断请求打断。

四、简答题：本大题共4小题，每小题5分，共20分。

22. 答：浮点加减运算需要经过以下几个主要步骤：对阶（1分）、尾数相加减（1分）、规格化（1分）、尾数舍入（1分）和溢出判断等（1分）。
23. 答：转移指令和调用（转子）指令的区别在于执行调用（转子）指令时必须保存下条指令的地址（即返回地址）（2分）；调用（转子）指令用于过程调用或函数调用，当被调用过程执行结束时，根据返回地址返回到调用过程继续执行，（2分）而转移指令则不返回执行，因而不需保存返回地址。（1分）
24. 答：CPU取出并执行一条指令的时间为一个指令周期（3分），可分为取指令、读操作数、执行并写结果等多个基本工作周期；不同指令的指令执行周期一般不一致，主要与操作数寻址方式以及存结果的地址等有关。（2分）
25. 答：在中断响应周期中，通过执行一条隐指令，可以完成的操作是：（1）关中断：将中断允许标志置为禁止状态（2分）（2）保护断点：将PC和PSW送入栈或特殊寄存器（2分）（3）识别中断源并转中断服务程序：通过某种方式，获得优先级最高的中断源所对应的中断服务程序的首地址和初始PSW，并分别送PC和PSWR。（1分）

五、计算题：本大题共3小题，第26、27小题各6分，第28小题4分，共16分。

26. 解：程序P在机器M1上的时钟周期数为

$$\text{CPU 执行时间} \times \text{时钟频率} = 15\text{S} \times 2\text{GHz} = 30\text{G}。 (2 \text{分})$$

因此，程序P在机器M2上的时钟周期数为 $3 \times 30\text{GHz} = 90\text{G}。 (2 \text{分})$

要使程序 P 在 M2 上的运行时间缩短为 10S, 则 M2 的时钟频率至少应为程序所含时钟周期 ÷ CPU 执行时间 = $90G \div 10S = 9GHz$ 。(2 分)

27. 解: (1) 将十进制数转换成二进制数

$$(160)_{10} = (10100000)_2 \quad (1 \text{ 分})$$

(2) 规格化二进制数

移动小数点, 使其在第 1、2 位之间: $10100000 = 1.0100000 \times 2^7$ (1 分)

(3) 计算移码表示的阶码 $E = \text{偏置值} + \text{阶码真值}$

阶码真值 $e = 7$, 偏置值 = 127

$$\text{阶码 } E = (127 + 7)_{10} = (134)_{10} = (10000110)_2 \quad (1 \text{ 分})$$

(4) 以单精度 (32 位) 浮点数格式存储该数

符号位 $S = 0$

阶码 $E = 10000110$

尾数 $f = 0100000,00000000000000000000$ (1 分)

得到 32 位浮点数的二进制存储格式为:

$$0 \ 10000110010 \ 0000 \ 0000 \ 0000 \ 0000 \ 0000 \ 0000 \quad (1 \text{ 分})$$

(5) 16 进制数格式为: $(43200000)_{16}$ (1 分)

28. 解: 根据总线的总带宽计算公式: $B = W \times F / N$

则本题所述总线的总带宽为:

$$B = 16B \times 80MHz / 1 = 1280MB/s \quad (2 \text{ 分})$$

改进后, 总线的总带宽为:

$$B = (256/8) B \times 200MHz / 0.5 = 12800MB/s \quad (2 \text{ 分})$$

六、综合题: 本大题共 2 小题, 每小题 12 分, 共 24 分。

29. 解: (1) 每 2K 字节数据块在 cache 中占一行, 故 64KB cache 被划分为 $64KB \div 2KB = 32$ 行 (3 分)

(2) $64MB = 2^{26}B$, 故主存地址长度为 26 位 (3 分)

被划分成以下三个字段:

标记 + cache 行号 + 块内地址

由于块大小为 $2KB = 2^{11}B$, 所以块内地址为 11 位, 即主存地址的低 11 位。(2 分)

Cache 行数为 $64 = 2^6$, 所以 cache 行号需要 6 位, 即主存地址的中间 6 位 (2 分)

主存地址总长 26 位, 所以标记部分为 $26 - 11 - 6 = 9$ 位, 即主存地址的高 9 位。(2 分)

说明: 也可以用图表示地址分配。

30. 解: (1) 需要 4 个或 5 个节拍 (2 分)

(2) 控制信号 功能

$R1_{out}, MAR_{in}$	$MAR \leftarrow (R1)$	(2分)
MemR	$MDR \leftarrow M(MAR)$	(2分)
MDR_{out}, Y_{in}	$Y \leftarrow (MDR)$	(2分)
$R2_{out}, AND$	$Z \leftarrow (Y) \text{ AND } (R2)$	(2分)
$Z_{out}, R2_{in}$	$R2 \leftarrow (Z)$	(2分)

说明：如果答案为 4 个节拍，则将第 2 行与第 3 行合并为一行（一个节拍）。