数字逻辑设计

秦阳

School of Computer Science csyqin@hit.edu.cn


Unit 9 寄存器和计数器

- 寄存器 (Registers)
- 移位寄存器 (Shift Registers)
- 计数器 (Counters)
- 节拍发生器 (Beat Generator)

基本寄存器

寄存器——


- □是计算机的一个重要部件,用于暂时存放一组二值代码(如参加运算 的数据、运算结果、指令等)。
- □由触发器及控制门组成




- □基本寄存器的操作:读出/写入/复位(清零)
- □移位寄存器的操作:读出/写入/复位(清零)/左移(右移)

基本寄存器

- 一个n 位寄存器由n 个触发器构成,能存放n 位二进制数。
- 各种触发器均能构成寄存器,用 D 触发器最简单。



■ 应用1——利用三态总线进行数据传送




- Register A to G: EF=00, 且LdG=1,LdH=0, clk ↑
- Register B to H: EF=01, 且LdG=0,LdH=1, clk ↑

—具有累加功能的并行加法器1 应用2-X=X+YCE ClrN Full Full Full Full Adder Adder Adder Adder c_2 c_{i+1} c_{n+1}

- 1. 初始化清零: CIrN=0,则Q_{n}Q₀=0, 即X_{n}X₀=0
- 2. CIrN=1, 将y_i送到全加器输入端
- 3. 执行S_i = y_i + x_i + C_i
- 4. 存储累加和: CIrN=1, Ad=1, CLK ↑ 到来时, 寄存器 Q_i=S_i

■ 应用2——具有累加功能的并行加法器2



■ 初始化:

Ld=1, 则CE=1, 当ck ↑ 到来时, $Q_i = y_i \mathbb{D} y_i \rightarrow x_i$, 将 x_i 送到全加器的另一个输入端


■ 送入第二个操作数y_i,执行 S_i = y_i + x_i + c_i

■应用2——具有累加功能的并行加法器2

$$X=X+Y$$

与方案1比较:

触发器不需要初始清零,通过一个二选一数据选择器,在第一个时钟沿送入一个操作数,之后在每个时钟沿送入累加和




■ 初始化:

Ld=1, 则CE=1, 当ck ↑ 到来时, $Q_i=y_i$ 即 $y_i \rightarrow x_i$,将 x_i 送到全加器的另一个输入端

- 送入第二个操作数y_i,执行S_i=y_i+x_i
- Ld=0, Ad=1, ck ↑ 到来时: x_i = s_i
- 保持: Ld=0, Ad=0

■ 应用3——计算机并行输入/输出接口



Unit 9 寄存器和计数器

- 寄存器 (Registers)
- 移位寄存器 (Shift Registers)
- 计数器 (Counters)
- 节拍发生器 (Beat Generator)

移位寄存器

■ 移位寄存器——

- ▶ 每来一个时钟脉冲,寄存器里存储的数据,能依次的左移或 右移1位。
- 可以实现代码的串、并行转换、数值运算和数据处理等。
- ▶ 分类移位 寄存器移位 寄存器取向移位寄存器左移寄存器 右移寄存器 双向移位寄存器

+


- > 工作方式
 - ❖数据输入方式
 - ◆ 串行输入
 - 并行输入

- **❖数据输出方式**
 - ◆ 串行输出
 - ◆ 并行输出


串入_串出 串入_并出 并入_串出 并入_并出

工作方式

- □ 右移寄存器(Right-Shift Register)
 - (1). 串行输入/串行输出(Serial in / Serial out)
 - 串行输出:移位路径上最后一个触发器的输出作为整个电路的输出










(3). 并入/并出(Parallel in / Parallel out)


(4). 并入/串出(Parallel in / Serial out)

In		Next				
Sh (Shift)	<i>h</i> (Shift) <i>L</i> (Load)		Q_2^+	Q_1^+	Q_0^{+}	Action
0	0	Q_3	Q_2	Q_1	Q_0	No change
0	1	D_3	D_2	D_1	D_0	Load
1	X	SI	Q_3	Q_2	Q_1	Right shift











右移寄存器的应用

□ 右移寄存器的应用——

(2).扭环形计数器





扭环形计数器




优点: ①无险象 ②后级每个译码门 只需要2个输入端. ③模8计数器

输入				译码输出							
Q_3	Q_2	Q_1	Q_0	Y ₀	Y ₁	Y ₂	Y ₃	Y ₄	Y ₅	Y ₆	Y ₇
0	0	0	0	1	0	0	0	0	0	0	0
1	0	0	0	0	1	0	0	0	0	0	0
1	1	0	0	0	0	1	0	0	0	0	0
1	1	1	0	0	0	0	1	0	0	0	0
1	1	1	1	0	0	0	0	1	0	0	0
0	1	1	1	0	0	0	0	0	1	0	0
0	0	1	1	0	0	0	0	0	0	1	0
0	0	0	1	0	0	0	0	0	0	0	1







Q_3Q_2	Q ₀	01	11	10	
00	0	0	0	Х	
01	Х	Х	0	X	
11	0	Х	0	0	
10	1	X	X	Х	
-					

$$Y_1 = Q_3 \overline{Q}_2$$


环形、扭环形移位寄存器

环形、扭环形计数器总结——


特点: 在移位寄存器的基础上, 增加反馈逻辑电路组成。

用途:

- 构成特殊编码的计数器(非二进制计数器)
- 环形计数器和扭环形计数器在计算机中可用于组成时序信号发生器(节拍发生



双向移位寄存器




输入方程 $\left\{ \begin{array}{l} D_3 = \overline{\overline{A_3}} \, W_L + \overline{Q_4} \, S_R + \overline{Q_2} S_L \\ D_2 = \overline{\overline{A_2}} \, W_L + \overline{Q_3} \, S_R + \overline{Q_1} S_L \\ D_1 = \overline{\overline{A_1}} W_L + \overline{Q_2} S_R + \overline{Q_0} S_L \end{array} \right.$

输出方程 $\begin{cases} B_3 = \overline{Q_3 E_n} \\ B_2 = \overline{Q_2 E_n} \\ B_1 = \overline{Q_1 E_n} \end{cases}$

次态方程 $\begin{cases} Q_3^{n+1} = D_3 \\ Q_2^{n+1} = D_2 \\ Q_1^{n+1} = D_1 \end{cases}$

 R_d —— 异步清零; W_L —— 写入使能 S_R —— 右移使能; S_L —— 左移使能

En ——输出使能



□功能─


(1) 写入:将 $A_1 \sim A_3$ 存放在寄存器中

Let: $W_L = 1$, $S_R = S_L = 0$

当 cp ↑ 上升沿到来时:

次态方程
$$\begin{cases} Q_3^{n+1} = D_3 = A_3 \\ Q_2^{n+1} = D_2 = A_2 \\ Q_1^{n+1} = D_1 = A_1 \end{cases}$$

输入方程
$$\begin{cases} D_3 = \overline{\overline{A_3}} \underbrace{W_L + \overline{Q_4} \, S_R + \overline{Q_2} S_L}_{D_2 = \overline{A_2}} = \overline{A_3 \cdot 1 + Q_4 \cdot 0 + Q_2 \cdot 0} = A_3 \\ D_2 = \overline{\overline{A_2}} \underbrace{W_L + \overline{Q_3} \, S_R + \overline{Q_1} S_L}_{D_1 = \overline{A_1} \cdot 1 + Q_2 \cdot 0 + Q_1 \cdot 0} = A_2 \\ D_1 = \overline{\overline{A_1}} \underbrace{W_L + \overline{Q_2} S_R + \overline{Q_0} S_L}_{D_1 = \overline{A_1} \cdot 1 + Q_2 \cdot 0 + Q_0 \cdot 0} = A_1 \end{cases}$$



□功能──


(2) 右移

Let:
$$S_R = 1$$
, $W_L = S_L = 0$

当 cp ↑ 上升沿到来时:

次态方程
$$\begin{cases} Q_3^{n+1} = D_3 = Q_4 \\ Q_2^{n+1} = D_2 = Q_3 \\ Q_1^{n+1} = D_1 = Q_2 \end{cases}$$

输入方程
$$\begin{cases} D_3 = \overline{\overline{A_3}} \, W_L + \overline{Q_4} \, S_R + \overline{Q_2} S_L \\ D_2 = \overline{\overline{A_2}} \, W_L + \overline{Q_3} \, S_R + \overline{Q_1} S_L \\ D_1 = \overline{\overline{A_1}} W_L + \overline{Q_2} S_R + \overline{Q_0} S_L \end{cases} = \overline{A_2 \cdot 0 + Q_3 \cdot 1 + Q_1 \cdot 0} = Q_3$$



□ 功能——

(3) 左移


Let: $S_L = 1$, $W_L = S_R = 0$

当 cp ↑上升沿到来时:

次态方程
$$\begin{cases} Q_3^{n+1} = D_3 = Q_2 \\ Q_2^{n+1} = D_2 = Q_1 \\ Q_1^{n+1} = D_1 = Q_0 \end{cases}$$

输入方程
$$\begin{cases} D_3 = \overline{\overline{A_3}} \, W_L + \overline{Q_4} \, S_R + \overline{Q_2} \underline{S_L} \\ D_2 = \overline{\overline{A_2}} \, W_L + \overline{Q_3} \, S_R + \overline{Q_1} \underline{S_L} \\ D_1 = \overline{\overline{A_1}} W_L + \overline{Q_2} S_R + \overline{Q_0} \underline{S_L} \end{cases} = \overline{A_2 \cdot 0 + Q_3 \cdot 0 + Q_1 \cdot 1} = Q_1$$

双向移位寄存器




□功能──

(4) 读出


Let:
$$E_n = 1$$

输出方程
$$\begin{cases} B_3 = \overline{Q_3} \overline{E}_n = \overline{Q}_3 \\ B_2 = \overline{Q_2} \overline{E}_n = \overline{Q}_2 \\ B_1 = \overline{Q_1} \overline{E}_n = \overline{Q}_1 \end{cases}$$

双向移位寄存器



- 寄存器的每一个操作(写入、读出、左移、右 移)都是在节拍的控制下完成的。
- 不改变触发器状态的操作(读出), 只需要节 拍电位。



例如:

- 写入操作,需要 W_L=1,同时CP ↑
- 左移操作,需要 S_L = 1,同时CP ↑
- 读出操作,只需要 En=1

移位寄存器

寄存器总结

- □ 主要功能: 存放二进制数据(存储的二进制位数由里面触发 器的数量决定)
- □ 寄存器操作:写入、读出、保持、清零。
- □ 移位寄存器还可以:将数据依次左移或右移1位
- □特点:寄存器的每一个操作(写入、读出、左移、右移)都是 、在<mark>节拍</mark>的控制下完成的

用Verilog实现移位寄存器

> 串入并出8位移位寄存器

```
module Vr8bitSRparout ( CLK, CLR, SERIN, Q );
input CLK, CLR, SERIN;
output reg [WID-1:0] Q;
parameter WID = 8;

always @ (posedge CLK)
if (CLR == 1) Q <= 0;  // 同步清零
else Q <= {Q[WID-2:0], SERIN}; // 移位
endmodule
```

用Verilog实现移位寄存器

通用4位移位寄存器

```
module Vrshrg4u (CLK, CLR, RIN, LIN, S0, S1, A, B, C, D, QA, QB, QC, QD);
  input CLK, CLR, S0, S1, RIN, LIN, A, B, C, D;
  output reg QA, QB, QC, QD;
  always @ (posedge CLK)
    if (CLR == 1'b1) {QA,QB,QC,QD} <= 4'b0;
    else case ({$1,$0})
      2'b00::
                               // 保持
      2'b01: {QA,QB,QC,QD} <= {RIN,QA,QB,QC}; // 右移
      2'b10: {QA,QB,QC,QD} <= {QB,QC,QD,LIN}; // 左移
                                        // 载入
      2'b11: {QA,QB,QC,QD} <= {A,B,C,D};
                                       // 不会发生
    default: {QA,QB,QC,QD} <= 4'bx;
  endcase
endmodule
```

Unit 9 寄存器和计数器


- 寄存器 (Registers)
- 移位寄存器 (Shift Registers)
- 计数器 (Counters)
- 节拍发生器 (Beat Generator)


计数器

■ 计数器——

- > 状态图中包含一个循环的任何时钟时序电路都可称为计数器
- > 计数器的模是循环中的状态个数

- ➤ 最常用的是n位二进制计数器
 - ▶ 有n个触发器






行波计数器

■ 行波计数器——

> 只用n个触发器即可实现n位二进制计数器

➤ T触发器每个时钟上升沿都会产生反转
利用此特性,模拟二进制计数器的进位



同步计数器

■ 同步计数器——

- ➤ 触发器共用时钟信号CLK
- ➤ 使能端EN有效时,触发器输出在T信号上升沿 反转
- ➤ 主计数器使能信号CNTEN
 - ➤ CNTEN信号有效且所有低阶计数位为1时, 每个计数器都翻转

EN Q Q0

T

EN Q Q1

EN Q Q1

T

EN Q Q2

T


EN Q Q3

CLK -

串行4位二进制计数器

同步计数器


- 同步计数器——
 - ▶ 并行同步4位二进制计数器



计数器电路设计

- 4位二进制计数器电路的设计——
 - ▶ 带有同步载入端和清零端——D触发器

- ▶ 2输入多路复用器驱动D触发器的输入
 - ▶CLR低电平,多路复用器输出为0
 - ➤ 输入信号LD有效,将输入数据传送到 输出端



计数器电路设计

■ 4位二进制计数器电路的状态表

输入			输出				次态				
CLR	LD	ENT	ENP	Q3	Q2	Q1	Q0	Q3*	Q2*	Q1*	Q0*
1	X	X	X	X	X	X	X	0	0	0	0
0	1	X	X	X	X	X	X	D3	D2	D1	D0
0	0	0	X	X	X	X	X	Q3	Q2	Q1	Q0
0	0	X	0	X	X	X	X	Q3	Q2	Q1	Q0
0	0	1	1	0	0	0	0	0	0	0	1
0	0	1	1	0	0	0	1	0	0	1	0
0	0	1	1	1	1	0	1	1	1	1	0
0	0	1	1	1	1	1	0	1	1	1	1
0	0	1	1	1	1	1	1	0	0	0	0

用Verilog实现计数器

4位通用二进制计数器

```
module Vrcntr4u ( CLK, CLR, LD, ENP, ENT, D, Q, RCO );
 input CLK, CLR, LD, ENP, ENT;
 input [3:0] D;
 output reg [3:0] Q;
 output reg RCO;
 always @ (posedge CLK) // 创建f-f计数器的特性
    if (CLR)
            Q <= 4'd0;
   else if (LD) Q <= D;
   else if (ENT && ENP) Q \leq Q + 1;
   // else
               Q <= Q:
 always @ (Q or ENT) // 创建组合输出RCO
    if (ENT && (Q == 4'd15)) RCO = 1;
                   RCO = 0:
    else
endmodule
```

用Verilog实现计数器

修改上述程序,实现十进制计数

```
module Vrcntr4udec (CLK, CLR, LD, ENP, ENT, D, Q, RCO);
  input CLK, CLR, LD, ENP, ENT;
  input [3:0] D;
  output reg [3:0] Q;
  output reg RCO;
  always @ (posedge CLK) // 创建f-f计数器的特性
    if (CLR) Q \leq 4'd0;
   else if (LD) Q <= D:
    else if (ENT && ENP && (Q == 4'd9)) Q <= 4'd0;
    else if (ENT && ENP) Q <= Q + 1;
                  Q \leq Q
    else
  always @ (Q or ENT) // 创建组合输出RCO
    if (ENT && (Q == 4'd9)) RCO = 1;
    else
                   RCO = 0:
endmodule
```

用Verilog实现计数器

› 修改上述程序,实现<mark>余三</mark>十进制计数

```
module Vrexcess3 (CLK, CLR, LD, ENP, ENT, D, Q, RCO);
  input CLK, CLR, LD, ENP, ENT;
  input [3:0] D;
  output reg [3:0] Q;
  output reg RCO;
  always @ (posedge CLK) // 创建f-f计数器的特性
    if (CLR)
               Q <= 4'd3:
    else if (LD) Q <= D;
    else if (ENT && ENP && (Q == 4'd12)) Q <= 4'd3;
    else if (ENT && ENP) Q \leq Q + 1;
                          Q \leq Q:
    else
  always @ (Q or ENT) // 创建组合输出RCO
    if (ENT && (Q == 4'd12)) RCO = 1;
                          RCO = 0:
    else
endmodule
```

用Verilog实现计数器

» 实现4位<mark>递增/递减</mark>的计数器

```
module Vrupdn4 (CLK, CLR, LD, ENP, ENT, UPDN, D, Q, RCO);
  input CLK, CLR, LD, ENP, ENT, UPDN;
  input [3:0] D;
  output reg [3:0] Q;
  output reg RCO;
  always @ (posedge CLK) //创建f-f计数器的特性
    if (CLR) Q \leq 4b0:
    else if (LD) Q <= D;
    else if (ENT && ENP && UPDN) Q <= Q + 1;
    else if (ENT && ENP && !UPDN) Q <= Q - 1;
                    Q \leq Q:
    else
  always @ (Q or ENT or UPDN) // 创建组合输出RCO
        (ENT \&\& UPDN \&\& (Q == 4'd15)) RCO = 1;
    else if (ENT && !UPDN && (Q == 4'd0 )) RCO = 1;
    else
                          RCO = 0:
endmodule
```


时序逻辑电路的分类

	分类方式	种类	特点	电路框图示例	
时 序 逻	按照 <mark>时钟</mark> 信号 的连接方式	同步时序——	■ 所有的时钟端连接在一起, 状态的改变同时发生(数字系 统中用到的最多)	$\begin{array}{c ccccccccccccccccccccccccccccccccccc$	
		异步时序——	▶ 没有统一的时钟脉冲同步,状态的改变有先有后,不同时发生▶ 容易产生毛刺(有不利影响)	$\begin{array}{c ccccccccccccccccccccccccccccccccccc$	
辑 电路	按照电路 <mark>输出</mark> 与输入及电路 <mark>状态</mark> 的关系	摩尔型电路 (<i>Moor</i> e)	■ 电路的输出仅与现态有关, 与电路的输入无关;或者直接 以电路状态作为输出。	$\begin{array}{c ccccccccccccccccccccccccccccccccccc$	
		米里型电路 (<i>Mealy</i>)	■ 电路 <mark>输出</mark> 与电路的 <mark>现态</mark> 及电 路的 <mark>输入均有关</mark> ;	$\begin{array}{cccccccccccccccccccccccccccccccccccc$	

典型时序逻辑部件——计数器

计数器?

一种能在输入信号作用下依次通过预定状态的时序逻辑电路,是数字系统和 计算机广泛使用的逻辑器件,可用于计数、分频、定时、控制、产生节拍脉冲(顺 序脉冲)和序列脉冲等。



- 由一组触发器构成, 计数器中的"数"是用触发器的状态组合来表示的。
- 计数器在运行时, 所经历的状态是周期性的, 总是在有限个状态中循环。
- 将一次循环所包含的<mark>状态总数</mark>称为计数器的"模",记为N,包含n个触发器的最大模值 N = 2ⁿ。
- 把作用于计数器的时钟脉冲称为计数脉冲,用 *CP* (或*CLK*)表示。

计数器

□ 计数器的种类

- (1) 按时钟方式分为: 同步计数器和异步计数器;
- (2) 按功能分为: 加法计数器、减法计数器和可逆计数器等。
- (3) 按计数方式分为:二进制计数器,十进制计数器,M进制计数器

时序逻辑电路的分析方法

确定系统变量(输入变量、输出变量、状态变量)

- ① 列驱动方程(控制函数)
- ② 列输出方程(输出函数)
- ③ 列状态方程(次态方程)
- ④ 列写状态转换表
- ⑤ 画出状态图
- ⑥ 画出波形图(如必要)

例1: 异步计数器


异步模8加

法计数器

CP₁ ↓

 $Y_1 \downarrow$

Y₂ ↓



$$J_1 = K_1 = 1$$
 $CP_1 \downarrow$

$$J_2 = K_2 = 1$$
 $CP_2 = Y_1 \downarrow$

$$J_3 = K_3 = 1$$
 $CP_3 = Y_2 \downarrow$

③ 状态转换表

现态				次态			时钟	
Y ₃ ⁿ	Y ₂ n	Y ₁ ⁿ	Y ₃ ⁿ⁺¹	Y ₂ n+1	Y ₁ n+1	CP ₃	CP ₂	CP ₁
0	0	0	0	0	1	无	无	→
0	0	1	0	1	0	无	\downarrow	\downarrow
0	1	0	0	1	1	无	无	\downarrow
0	1	1	1	0	0	\downarrow	\downarrow	\downarrow
1	0	0	1	0	1	无	无	\downarrow
1	0	1	1	1	0	无	\downarrow	\downarrow
1	1	0	1	1	1	无	无	\downarrow
1	1	1	0	0	0	\downarrow	\downarrow	\downarrow


② 次态方程

$$Y_1^{n+1} = J_1\overline{Q}_1 + \overline{K}_1Q_1 = \overline{Y}_1$$

$$Y_2^{n+1} = J_2 \overline{Q}_2 + \overline{K}_2 Q_2 = \overline{Y}_2$$


$$Y_3^{n+1} = J_3 \overline{Q}_3 + \overline{K}_3 Q_3 = \overline{Y}_3$$

④ 波形图 二分频




异步计数器总结

- □ 外接时钟源只作用于最低位触发器,高位触发器的时钟信号通常由低位 触发器的输出提供,高位触发器的翻转有待低位触发器翻转后才能进行。
- □ 每一级触发器都存在传输延迟,位数越多计数器工作速度越慢,在大型 数字设备中较少采用。
- □ 对计数器状态进行译码时,由于触发器不同步,译码器输出会出现尖峰脉冲(位数越多,尖峰信号越宽),使仪器设备产生误动作。
- □ 优点:结构比较简单,所用元件较少。



例2: 同步计数器



$$D_3 = Y_3 \overline{Y}_1 + Y_2 Y_1$$

$$D_2 = Y_2 \overline{Y}_1 + \overline{Y}_3 \overline{Y}_2 Y_1$$

$$D_3 = \overline{Y}_3 \overline{Y}_1 + \overline{Y}_3 \overline{Y}_2 Y_1$$

② 次态方程

$$\begin{cases} Y_1^{n+1} = D_1 \\ Y_2^{n+1} = D_2 \\ Y_3^{n+1} = D_3 \end{cases}$$

状态转换表


	现态		次态			时钟
Y ₃ n	Y ₂ n	Y ₁ ⁿ	Y ₃ n+1	Y ₂ n+1	Y ₁ n+1	СР
0	0	0	0	0	1	1
0	0	1	0	1	0	↑
0	1	0	0	1	1	↑
0	1	1	1	0	0	↑
1	0	0	1	0	1	↑
1	0	1	0	0	0	1
1	1	0	1	1	1	1
1	1	1	1	0	0	↑


同步计数器总结

- □ 所有触发器的时钟端并联在一起,受控于同一个外接时钟源
- □ 所有触发器同时翻转,不存在时钟到各触发器输出的传输延迟的积累;
- □ 同步计数器的工作频率只与一个触发器的时钟到输出的传输延迟有关,所以 它的工作频率比异步计数器高;
- □ 由于各触发器同时翻转,因此,同步计数器的输出不会产生毛刺;

□ 缺点:结构比较复杂(各触发器的输入由多个Q输出的组合逻辑得到),所

用元件较多。





Unit 9 寄存器和计数器

- 寄存器 (Registers)
- 移位寄存器 (Shift Registers)
- 计数器 (Counters)
- 节拍发生器(Beat Generator)

典型时序逻辑部件——节拍发生器

□ 节拍发生器(顺序脉冲发生器)——


定义

每个循环周期内, 在时钟脉冲的作用下, 产生一组在时间上有一定先后顺序的脉冲信号


作用

数字系统和计算机的控制部件利用顺序脉冲,形成所需要的各种控制信号,使某些设备按照事先规定的顺序进行运算或操作

例:将4位二进制数(如1000)存入 某寄存器,然后将数据右移1位,之后 将数据读走,再将右移后的数据左移1 位。以上操作可以自动循环进行。



- ①执行写入操作:写入使能有效(存入1000)
- ②执行右移操作: 右移使能有效(右移后0100)
- ③执行读出操作:读出使能有效
- ④执行左移操作: 左移使能有效(左移后1000)



③ 输出方程

$$\begin{cases} W_0 = \overline{Q}_2 \overline{Q}_1 \\ W_1 = \overline{Q}_2 Q_1 \\ W_2 = Q_2 \overline{Q}_1 \\ W_3 = Q_2 Q_1 \end{cases}$$

④ 状态转换表

现态		次	态	时钟	
Q ₂ n	$\mathbf{Q_1}^{\mathbf{n}}$	Q_2^{n+1}	Q ₁ n+1	CP ₂	CP ₁
0	0	0	1	无	↓
0	1	1	0	\downarrow	↓ ↓
1	0	1	1	无	\downarrow
1	1	0	0	\downarrow	\downarrow

结论: 4-节 拍发生器(W₀~W₃)


① 输入方程

$$J_1 = K_1 = 1$$
, $CP_1 \downarrow$
 $J_2 = K_2 = 1$, $CP_2 = Q_1 \downarrow$


② 次态方程


$$Q_1^{n+1} = J_1 \overline{Q}_1 + K_1 \overline{Q}_1 = \overline{Q}_1$$


$$Q_2^{n+1} = J_2 \overline{Q}_2 + K_2 \overline{Q}_2 = \overline{Q}_2$$



回顾: 环形计数器







状态转换表

输入方程

$$\begin{cases}
D_1 = Y_2 \\
D_2 = Y_3 \\
D_3 = Y_4 \\
D_4 = \overline{Y_4 + Y_3 + Y_2}
\end{cases}$$


$$Y_1^{n+1} = Y_2$$

 $Y_2^{n+1} = Y_3$
 $Y_3^{n+1} = Y_4$

$$\mathbf{Y_4}^{\mathsf{n+1}} = \overline{\mathbf{Y_4} + \mathbf{Y_3} + \mathbf{Y_2}}$$

时钟		态	次			态	现	
СР	Y ₁ n+1	Y_2^{n+1}	Y ₃ n+1	Y ₄ n+1	Y_1^n	Y ₂ n	Y_3^n	Y_4^n
↑	0	0	0	1	0	0	0	0
↑	0	0	1	0	0	0	0	1
↑	0	1	0	0	0	0	1	0
↑	1	0	0	0	0	1	0	0
1				1				

0



$\begin{array}{c} Q \\ \hline 1 \\ \hline \end{array}$

结论: 2-节拍发生器


■ W₁_m₁: 节拍电位_节拍脉冲

■ W₂_m₂: 节拍电位_节拍脉冲

⑤ 确定输出

R Y ₄	S _{Y₂}	$Q_{n+1} \overline{Q}_{n+1}$ $(W_1 = \overline{Q})$		
1	1	Q _n	$\overline{\mathbf{Q}}_{n}$	
0	1	0	1	
1	0	1	0	
0	0	_	_	

R _{Y₂}	S _Y	$Q_{n+1} \overline{Q}_{n+1}$ $(W_2 = \overline{Q})$		
1	1	Q _n	$\overline{\mathbf{Q}}_{n}$	
0	1	0	1	
1	0	1	0	
0	0		_	



Unit 9 寄存器和计数器

- 寄存器 (Registers)
- 移位寄存器 (Shift Registers)
- 计数器 (Counters)
- 节拍发生器 (Beat Generator)