

数字逻辑设计

秦阳

School of Computer Science

csyqin@hit.edu.cn

异步时序逻辑电路设计

- ▣ 异步脉冲序列检测器设计
- ▣ 异步计数器设计

利用触发器设计异步时序逻辑

异步时序逻辑设计的特点

- 异步时序电路中，没有统一的时钟脉冲
- 异步时序电路中要求每次输入信号发生变化后，必须等电路进入稳定状态，才允许输入信号再次发生改变
- 时钟脉冲作为一个输入变量考虑
- 为避免电路中出现竞争冒险，异步时序电路中每一时刻仅允许一个输入信号发生变化，不允许两个脉冲同时输入。 n 个输入端有 $n+1$ 个输入组合


如：异步时序中， $X_1X_2X_3$ 是三个输入端，有四种输入组合：000、001、010、100。

000——表示没有脉冲输入。

011、101、110、111是不允许出现的组合

脉冲序列检测器--1

例1：用D触发器设计一个 $X_1 - X_2 - X_2$ 脉冲序列检测器，其中 X_1 、 X_2 为不同时出现的脉冲。



1. 建立原始状态表

① 设状态

S_0 ：初始状态, $X_1X_2=00$

S_1 ：收到 X_1 , $X_1X_2=10$


S_2 ：收到 X_1-X_2 , 即 $10 \rightarrow 01$

S_3 ：收到 $X_1-X_2-X_2$, 即 $10 \rightarrow 01 \rightarrow 01$, 且 $Z=1$ 。


只标记感兴趣的子序列

脉冲序列检测器--1

② 状态转换情况



③ Mealy 状态图



④ 状态表

现态 Q^n	Q^{n+1} / Z		
	$X_1X_2=00$	$X_1X_2=01$	$X_1X_2=10$
S_0	$S_0 / 0$	$S_0 / 0$	$S_1 / 0$
S_1	$S_1 / 0$	$S_2 / 0$	$S_1 / 0$
S_2	$S_2 / 0$	$S_3 / 1$	$S_1 / 0$
S_3	$S_3 / 0$	$S_0 / 0$	$S_1 / 0$

脉冲序列检测器--1

2. 状态化简

现态 Q^n	Q^{n+1} / Z		
	$X_1X_2=00$	$X_1X_2=01$	$X_1X_2=10$
S_0	$S_0 / 0$	$S_0 / 0$	$S_1 / 0$
S_1	$S_1 / 0$	$S_2 / 0$	$S_1 / 0$
S_2	$S_2 / 0$	$S_3 / 1$	$S_1 / 0$
S_3	$S_3 / 0$	$S_0 / 0$	$S_1 / 0$



现态 Q^n	Q^{n+1} / Z		
	$X_1X_2=00$	$X_1X_2=01$	$X_1X_2=10$
S_0	$S_0 / 0$	$S_0 / 0$	$S_1 / 0$
S_1	$S_1 / 0$	$S_2 / 0$	$S_1 / 0$
S_2	$S_2 / 0$	$S_0 / 1$	$S_1 / 0$

3. 状态编码

原则1: S_0S_2 、 S_0S_1 、 S_1S_2 应取相邻编码

原则2: S_0S_1 、 S_1S_2 、 S_0S_2 应取相邻编码

原则3: S_0S_2 、 S_0S_1 、 S_1S_2 应取相邻编码

	0	1
0	S_0	S_1
1	S_2	

S_0 : 00

S_1 : 01

S_2 : 10

4、D触发器的激励表

将CP看作控制函数，D触发器的特征表达式为：

$$Q^{n+1} = D \cdot CP + Q^n \cdot \overline{CP}$$

$$\begin{aligned} CP=1, Q^{n+1} &= D \\ CP=0, Q^{n+1} &= Q \end{aligned}$$

驱动表

$Q_n \rightarrow Q_{n+1}$	CP	D
0 \rightarrow 0	0	X
0 \rightarrow 1	1	1
1 \rightarrow 0	1	0
1 \rightarrow 1	0	X

	0	1
0	S_0	S_1
1	S_2	

S_0 : 00
 S_1 : 01
 S_2 : 10

现态 Q^n	Q^{n+1} / Z		
	$X_1 X_2 = 00$	$X_1 X_2 = 01$	$X_1 X_2 = 10$
S_0	$S_0 / 0$	$S_0 / 0$	$S_1 / 0$
S_1	$S_1 / 0$	$S_2 / 0$	$S_1 / 0$
S_2	$S_2 / 0$	$S_0 / 1$	$S_1 / 0$

确定 CP_2 : 看 $Q_2^n \rightarrow Q_2^{n+1}$
 确定 CP_1 : 看 $Q_1^n \rightarrow Q_1^{n+1}$

确定 D_2 : 看 CP_2 和 Q_2^{n+1}
 确定 D_1 : 看 CP_1 和 Q_1^{n+1}

输入及现态				次态		输入				输出
X_1	X_2	Q_2^n	Q_1^n	Q_2^{n+1}	Q_1^{n+1}	CP_2	D_2	CP_1	D_1	Z
0	0	0	0	0	0	0	X	0	X	0
0	0	0	1	0	1	0	X	0	X	0
0	0	1	0	1	0	0	X	0	X	0
0	0	1	1	X	X	X	X	X	X	X
0	1	0	0	0	0	0	X	0	X	0
0	1	0	1	1	0	1	1	1	0	0
0	1	1	0	0	0	1	0	0	X	1
0	1	1	1	X	X	X	X	X	X	X
1	0	0	0	0	0	0	X	1	1	0
1	0	0	1	0	1	0	X	0	X	0
1	0	1	0	0	1	1	0	1	1	0
1	0	1	1	X	X	X	X	X	X	X
1	1	0	0	X	X	X	X	X	X	X
1	1	0	1	X	X	X	X	X	X	X
1	1	1	0	X	X	X	X	X	X	X
1	1	1	1	X	X	X	X	X	X	X

脉冲序列检测器--1

5. 卡诺图化简

X ₁ X ₂	Q ₂ ⁿ Q ₁ ⁿ			
	00	01	11	10
00	0	0	X	0
01	0	1	X	1
11	X	X	X	X
10	0	0	X	1

$$CP_2 = X_2 Q_1^n + Q_2^n X_2 + X_1 Q_2^n$$

X ₁ X ₂	Q ₂ ⁿ Q ₁ ⁿ			
	00	01	11	10
00	0	0	X	0
01	0	1	X	0
11	X	X	X	X
10	1	0	X	1

$$CP_1 = \bar{Q}_1^n X_1 + Q_1^n X_2$$

X ₁ X ₂	Q ₂ ⁿ Q ₁ ⁿ			
	00	01	11	10
00	X	X	X	X
01	X	0	X	X
11	X	X	X	X
10	1	X	X	1

$$D_1 = \bar{Q}_1^n$$

X ₁ X ₂	Q ₂ ⁿ Q ₁ ⁿ			
	00	01	11	10
00	X	X	X	X
01	X	1	X	0
11	X	X	X	X
10	X	X	X	0

$$D_2 = Q_1^n$$



X ₁ X ₂	Q ₂ ⁿ Q ₁ ⁿ			
	00	01	11	10
00	0	0	X	0
01	0	0	X	1
11	X	X	X	X
10	0	0	X	0

$$Z = X_2 Q_2^n$$

脉冲序列检测器--1

6. 逻辑图

$$\begin{cases} CP_2 = X_2 Q_1^n + Q_2^n X_2 + X_1 Q_2^n \\ CP_1 = \bar{Q}_1^n X_1 + Q_1^n X_2 \\ D_2 = Q_1^n \\ D_1 = \bar{Q}_1^n \\ Z = X_2 Q_2^n \end{cases}$$



7. 检查无关项


无关状态: $Q_2^n Q_1^n = 11$

$X_1 X_2$ 分别为 00, 01, 10 时, 带入计算

$$\begin{cases} Q_2^{n+1} = D_2 = Q_1^n; & CP_2 = X_2 Q_1^n + Q_2^n X_2 + X_1 Q_2^n \\ Q_1^{n+1} = D_1 = \bar{Q}_1^n; & CP_1 = \bar{Q}_1^n X_1 + Q_1^n X_2 \\ Z = X_2 Q_2^n \end{cases}$$

脉冲序列检测器--2

例2：用D触发器设计一个 $X_1 - X_2 - X_3$ 异步脉冲序列检测器，其中 X_1 、 X_2 、 X_3 为不同时出现的脉冲



1. 建立原始状态表

① 设状态

S_0 ：初始状态, $X_1X_2X_3=000$


S_1 ：收到 X_1 , $X_1X_2X_3=100$

S_2 ：收到 X_1-X_2 , 即 $100 \rightarrow 010$


S_3 ：收到 $X_1-X_2-X_3$, 即 $100 \rightarrow 010 \rightarrow 001$, 且 $Z=1$ 。

脉冲序列检测器--2

② 状态转换情况



③ Mealy 状态图



④ 状态表

现态 Q^n	Q^{n+1} / Z			
	$X_1X_2X_3=000$	$X_1X_2X_3=100$	$X_1X_2X_3=010$	$X_1X_2X_3=001$
S_0	$S_0 / 0$	$S_1 / 0$	$S_0 / 0$	$S_0 / 0$
S_1	$S_1 / 0$	$S_1 / 0$	$S_2 / 0$	$S_0 / 0$
S_2	$S_2 / 0$	$S_1 / 0$	$S_0 / 0$	$S_3 / 1$
S_3	$S_3 / 0$	$S_1 / 0$	$S_0 / 0$	$S_0 / 0$

脉冲序列检测器--2

2. 状态化简

现态 Q^n	Q^{n+1}/Z			
	$X_1X_2X_3=000$	$X_1X_2X_3=100$	$X_1X_2X_3=010$	$X_1X_2X_3=001$
S_0	$S_0/0$	$S_1/0$	$S_0/0$	$S_0/0$
S_1	$S_1/0$	$S_1/0$	$S_2/0$	$S_0/0$
S_2	$S_2/0$	$S_1/0$	$S_0/0$	$S_3/1$
S_3	$S_3/0$	$S_1/0$	$S_0/0$	$S_0/0$



现态 Q^n	Q^{n+1}/Z			
	$X_1X_2X_3=000$	$X_1X_2X_3=100$	$X_1X_2X_3=010$	$X_1X_2X_3=001$
S_0	$S_0/0$	$S_1/0$	$S_0/0$	$S_0/0$
S_1	$S_1/0$	$S_1/0$	$S_2/0$	$S_0/0$
S_2	$S_2/0$	$S_1/0$	$S_0/0$	$S_0/1$

3. 状态编码

原则1: S_0S_2 、 S_0S_1 、 S_1S_2 应取相邻编码

原则2: S_0S_1 、 S_1S_2 、 S_0S_2 应取相邻编码

原则3: S_0S_2 、 S_0S_1 、 S_1S_2 应取相邻编码



	0	1
0	S_0	S_1
1	S_2	

S_0 : 00
 S_1 : 01
 S_2 : 10

脉冲序列检测器--2

4、状态转换真值表

D触发器驱动表

$Q_n \rightarrow Q_{n+1}$	CP	D
0 \rightarrow 0	0	X
0 \rightarrow 1	1	1
1 \rightarrow 0	1	0
1 \rightarrow 1	0	X

	0	1
0	S_0	S_1
1	S_2	

S_0 : 00
 S_1 : 01
 S_2 : 10



状态转换真值表?

异步时序逻辑电路设计

- ▣ 异步脉冲序列检测器设计
- ▣ 异步计数器设计

利用触发器设计异步时序逻辑

异步时序逻辑设计的特点

- 异步时序电路中，没有统一的时钟脉冲
- 异步时序电路中要求每次输入信号发生变化后，必须等电路进入稳定状态，才允许输入信号再次发生改变
- 时钟脉冲作为一个输入变量考虑
- 为避免电路中出现竞争冒险，异步时序电路中每一时刻仅允许一个输入信号发生变化，不允许两个脉冲同时输入。 n 个输入端有 $n+1$ 个输入组合


模5加法计数器

例1：试用JK触发器设计异步模5加法计数器

① 确定触发器个数：需要3个JK触发器，↓ 触发

② 画状态转换图

③ 确定触发器CP的接法



CP	Q ₃	Q ₂	Q ₁
↓	0	0	0
↓	0	0	1
↓	0	1	0
↓	0	1	1
↓	1	0	0
↓	0	0	0

Q₁——由CP提供下降沿，CP₁=CP

Q₂——翻转两次，需两个下降沿，恰好此时Q₁有两个下降沿，CP₂=Q₁↓

Q₃——翻转两次，需两个下降沿，此时Q₂、Q₁都不能提供，CP₃只能接CP

设计原则

- 时序图中，凡是触发器状态翻转的地方，都必须为其提供时钟脉冲。
- 在满足翻转的前提下，时钟脉冲越少越好

对触发器而言：只要提供时钟，状态的保持就必须依靠输入端（如J、K）的控制来实现。

模5加法计数器

④ 状态转换真值表

$CP_1 = CP_3 = CP \downarrow, CP_2 = Q_1 \downarrow$

确定 $J_3 K_3$: 看 $Q_3^n \rightarrow Q_3^{n+1}$
确定 $J_1 K_1$: 看 $Q_1^n \rightarrow Q_1^{n+1}$

现态			次态			输入						输出
Q_3^n	Q_2^n	Q_1^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	J_3	K_3	J_2	K_2	J_1	K_1	Z
0	0	0	0	0	1	0	X	X	X	1	X	0
0	0	1	0	1	0	0	X	1	X	X	1	0
0	1	0	0	1	1	0	X	X	X	1	X	0
0	1	1	1	0	0	1	X	X	1	X	1	0
1	0	0	0	0	0	X	1	X	X	0	X	1

此时 Q_1 无下降沿, $J_2 K_2$ 为任意

确定 $J_2 K_2$:
看 $Q_1^n \rightarrow Q_1^{n+1}$

⑤ 卡诺图化简

Q_3^n	$Q_2^n Q_1^n$			
	00	01	11	10
0	0	0	1	0
1	X	X	X	X


$$J_3 = Q_2^n Q_1^n$$

Q_3^n	$Q_2^n Q_1^n$			
	00	01	11	10
0	1	X	X	1
1	0	X	X	X

$$J_1 = \bar{Q}_3^n$$

$$\begin{cases} J_3 = Q_2^n Q_1^n, K_3 = 1 \\ J_2 = 1, K_2 = 1 \\ J_1 = \bar{Q}_3^n, K_1 = 1 \\ Z = Q_3^n, CP_2 = Q_1 \downarrow, CP_3 = CP_1 = CP \end{cases}$$

⑥ 逻辑图




模5加法计数器

⑦检查无关项

现态			次态			输入			输出
Q_3^n	Q_2^n	Q_1^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	CP_3	CP_2	CP_1	Z
1	0	1	0	1	0	↓	↓	↓	1
1	1	0	0	1	0	↓	0	↓	1
1	1	1	0	0	0	↓	↓	↓	1

$$\left\{ \begin{array}{l} J_3 = Q_2^n Q_1^n, K_3 = 1 \\ J_2 = 1, K_2 = 1 \\ J_1 = \bar{Q}_3^n, K_1 = 1 \\ Z = Q_3^n, CP_2 = Q_1 \downarrow, CP_3 = CP_1 = CP \end{array} \right.$$



十进制异步加法计数器

例2：用D触发器设计实现十进制异步加法计数器


① 确定触发器个数：需要4个D触发器，↑ 触发

② 画状态转换图


输出方程： $C = Q_3^n Q_0^n$

排列顺序：

$$Q_3^n Q_2^n Q_1^n Q_0^n \xrightarrow{/C}$$



③ 确定触发器CP的接法



$$\begin{cases} CP_0 = CP \\ CP_1 = \overline{Q_0} \\ CP_2 = \overline{Q_1} \\ CP_3 = \overline{Q_2} \end{cases}$$

选择时钟脉冲的基本原则：在满足翻转要求的条件下，触发沿越少越好。

十进制异步加法计数器

④ 状态转换真值表

$$\begin{cases} CP_0 = CP \\ CP_1 = \overline{Q_0} \\ CP_2 = \overline{Q_1} \\ CP_3 = \overline{Q_0} \end{cases}$$

现态				次态				输入							
Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	CP_3	CP_2	CP_1	CP_0	D_3	D_2	D_1	D_0
0	0	0	0	0	0	0	1	0	0	0	↑	X	X	X	1
0	0	0	1	0	0	1	0	↑	0	↑	↑	0	X	1	0
0	0	1	0	0	0	1	1	0	0	0	↑	X	X	X	1
0	0	1	1	0	1	0	0	↑	↑	↑	↑	0	1	0	0
0	1	0	0	0	1	0	1	0	0	0	↑	X	X	X	1
0	1	0	1	0	1	1	0	↑	0	↑	↑	0	X	1	0
0	1	1	0	0	1	1	1	0	0	0	↑	X	X	X	1
0	1	1	1	1	0	0	0	↑	↑	↑	↑	1	0	0	0
1	0	0	0	1	0	0	1	0	0	0	↑	X	X	X	1
1	0	0	1	0	0	0	0	↑	0	↑	↑	0	X	0	0

⑤ 卡诺图化简

$Q_3^n Q_2^n \backslash Q_1^n Q_0^n$	00	01	11	10
00	X	0	0	X
01	X	0	1	X
11	X	X	X	X
10	X	0	X	X

$$D_3 = Q_2^n Q_1^n$$

$Q_3^n Q_2^n \backslash Q_1^n Q_0^n$	00	01	11	10
00	X	X	1	X
01	X	X	0	X
11	X	X	X	X
10	X	X	X	X

$$D_2 = \overline{Q_2}^n$$

$Q_3^n Q_2^n \backslash Q_1^n Q_0^n$	00	01	11	10
00	X	1	0	X
01	X	1	0	X
11	X	X	X	X
10	X	0	X	X


$$D_1 = \overline{Q_3}^n \overline{Q_1}^n$$

$Q_3^n Q_2^n \backslash Q_1^n Q_0^n$	00	01	11	10
00	1	0	0	1
01	1	0	0	1
11	X	X	X	X
10	1	0	X	X

$$D_0 = \overline{Q_0}^n$$

十进制异步加法计数器

⑥ 逻辑图



$$\begin{cases} CP_0 = CP \\ CP_1 = \overline{Q_0} \\ CP_2 = \overline{Q_1} \\ CP_3 = \overline{Q_0} \end{cases} \quad \begin{cases} D_3 = Q_2^n Q_1^n \\ D_2 = \overline{Q_2}^n \\ D_1 = \overline{Q_3}^n \overline{Q_1}^n \\ D_0 = \overline{Q_0}^n \\ C = Q_3^n Q_0^n \end{cases}$$

⑦ 检查无关项

将无效状态1010~1111分别代入状态方程,可以验证该电路能够自启动。

现态				次态				输入			
Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	CP_3	CP_2	CP_1	CP_0
1	0	1	0	0	0	0	1	0	0	0	↑
1	0	1	1	0	1	0	0	↑	↑	↑	↑
1	1	0	0	1	1	0	1	0	0	0	↑
1	1	0	1	0	1	0	0	↑	0	↑	↑
1	1	1	0	1	1	1	1	0	0	0	↑
1	1	1	1	0	0	0	0	↑	↑	↑	↑

利用触发器设计异步时序逻辑

异步时序逻辑设计的特点

- 异步时序电路中，没有统一的时钟脉冲
- 异步时序电路中要求每次输入信号发生变化后，必须等电路进入稳定状态，才允许输入信号再次发生改变
- 时钟脉冲作为一个输入变量考虑
- 为避免电路中出现竞争冒险，异步时序电路中每一时刻仅允许一个输入信号发生变化，不允许两个脉冲同时输入。 n 个输入端有 $n+1$ 个输入组合