


哈爾濱フ葉大学(深圳) HARBIN INSTITUTE OF TECHNOLOGY

实验作业

开课学期:	2022 春季
课程名称:	计算机组成原理(实验)
实验名称:	直接映射 Cache 设计
实验性质:	综合设计型
实验学时:	 4 地点:
学生班级:	 计算机类 4 班
学生学号:	200110428
学生姓名:	 杨杰睿
作业成绩:	

实验与创新实践教育中心制 2022 年 5 月

一、 Cache 模块设计



- 状态定义和描述如下:
- 1. READY 初始状态,以及在完成一次读命中和写缺失之后所处的状态
- 2. TAG_CHECK_READ 当从 cache 中读取数据时所处的检查状态,读缺失跳转至 REFILL,否则跳转至 READY
- 3. TAG_CHECK_WRITE 当向 cache 和主存中写数据时所处的检查状态,写有效跳转至 WR_DATA,否则跳转至 READY
- 4. REFILL 读缺失时跳转至的状态,在该状态下需要等待从主存读取数据,读取完成后跳转至 TAG_CHECK_READ 状态
- 5. WR_DATA 写命中时跳转至的状态,在该状态下需要等待向主存写入数据,同时也向 cache 中写入数据,无论是否读写成功只执行一个周期,转移至 TAG_CHECK_WRITE 状态


调试报告 仿真通过, 仿真截图如下所示: testbench_behav.wcfg × testbench.v × Q 📓 @ Q X 📲 H N 🖆 🖆 +F 🕞 +F 🖼 Value ata_from_cpu[7:0] 0000 Tcl Console × Messages Log Q 🛨 💠 II 🖫 🖩 🛍 Cache已取回数据255 =Cache写测试全部通过== ==所有测试全部通过!== 时序分析如下: 读命中 1. Q 🕍 🙉 Q 💥 📲 H N 🛨 🖆 H 🕼 📲 🖂 Value la rd_test_s cache rdata[7:0] RES_COMPARE RE READ_CA RE RE READ_CA RE RE READ_CA RE RE READ_TRACE RE READ_CA RE READ_CA RE READ_CA RE RE 2 2 530ns-610ns: 当前待访问地址为 1, cache 非空已经由此前得到更新,读命中,从控制

530ns-610ns: 当前待访问地址为 1, cache 非空已经由此前得到更新,读命中,从控制台输出可见,访问地址为 1,等待 cache 响应较短时间后, cache 读命中,取回数据 11,和期望的答案相符,该地址测试通过。


610ns-690ns: 当前待访问地址为 2, cache 非空, 读命中, 从控制台输出可见, 访问地

址为 2, 短暂的等待 cache 响应后, cache 读命中, 取回数据 12, 和 trace 期望获得的答案相符, 该地址测试通过。

2. 读缺失




30.100ns-510.100ns: 初始时访问地址为 0, cache 为空,故必然为读缺失,从控制台输出可见,访问地址为 0,等待 cache 响应持续多个周期后, cache 中对应块更新为 26,从 cache 中取回值 26,读取成功,与所期望答案相符,测试通过。




790.100ns-1190.100ns: 当前待访问地址为 4, cache 为空,故必然为读缺失,从控制台输出可见,访问地址为 4,等待 cache 响应持续多个周期后, cache 中对应的块更新为 128,从 cache 中取回值 128,读取成功,与所期望答案相符,测试通过。

3. 写命中


1393770ns-1394670ns: 当前访问的地址为 0x1f04, 写命中, 需要更新 cache 和主存的




值,由控制台输出可见,写地址为7940,写数据为255,写命中后cache 行被替换,数据写入cache 也写入主存,在1393830ns-1394250ns 期间从0x0004 读取数据刷新掉cache 中内容,再从0x1f04 读取,等待cache 响应多个周期后读取主存内数值与当前写入数值相同为255,该地址测试通过。



1394670ns-1395570ns: 当前访问地址为 0x1f08,写命中,需要更新 cache 和主存的值,由控制台输出可见,写地址为 7944,写数据为 255,写命中后 cache 行被替换,数据写入 cache 也写入主存,在 13394730ns-1395150ns 期间从 0x0008 读取数据刷新掉 cache 中内容,再从 0x1f08 读取,等待 cache 响应多个周期后读取主存内数值与当前写入数值相同为 255,该地址测试通过。



1393310ns-1393770ns: 当前待访问地址为 0x1f00, cache 非空, 写缺失, 待写入数据为 255, 应当不更新 cache 中原来的数据 26, 同时不写入主存。由控制台输出可见, 写地址为 7936, 写数据为 255, 写缺失, 刷新 cache 后从主存读取, 等待 cache 响应, 读取主存得数据为 26, 与期望的 trace 答案相符, 主存没有被修改, 该地址测试通过。



1395570ns-1396470ns: 当前待访问地址为 0x1e0c, cache 非空, 写缺失, 待写入数据为 255, 应当不更新 cache 原来的数值 40, 同时不写入主存。由控制台输出可见,写地址为 7692, 写数据为 255, 写缺失, 刷新 cache 后从主存读取,等待 cache 响应,读取主存得数据为 123, 与期望的 trace 答案相符,主存没有修改,该地址测试通过。