APOSTILA
do Prof. Eduardo

Sistemas Digitais e Microprocessadores

Flip-flops e circuitos correlatos

Prof. Eduardo Furlan
2023

Flip-flop RS (Reset Set)

Permite dividir frequências, deslocar palavras, armazenar 1 bit





SET	CLEAR (RESET)	Q	$\overline{Q}$
0	0	Condição proibida	
0	1	0	1
1	0	1	0
1	1	Não muda (mantém a condição anterior)	

Flip-flop RS

Apresenta condição proibida quando R e S são 0



Flip-flop JK mestre-escravo

Não possui a condição proibida



Sensível ao estado e à borda

Instante onde ocorre a memorização



JK mestre-escravo é sensível à borda de descida

Somente após a passagem do clock pelo instante é que a saída Q assume valor



sensível à borda de descida



à borda de subida

Flip-flop JK mestre-escravo

Q_f = estado final

Q_a = estado anterior

J	K	Q_f
0	0	Q_a
0	1	0
1	0	1
1	1	$\overline{Q_a}$

JK mestre-escravo com PRESET e CLEAR



Flip-flop tipo D



É um flip-flop SR com a adição de um inversor para evitar que as entradas S e R estejam no mesmo nível lógico

Flip-flop D			
J	K	D	Q_f
0	0	Impossível	/
0	1	0	0
1	0	1	1
1	1	Impossível	/



Flip-flop tipo T



Flip-flop T			
J	K	T	Q_f
0	0	0	Q_a
0	1	Impossível	/
1	0	Impossível	/
1	1	1	$\overline{Q_a}$

É uma variação do flip-flo JK com clock

J e K sempre têm valores iguais

Usado em contadores assíncronos

Contador assíncrono 4 bits progressivo

https://www.allaboutcircuits.com/textbook/digital/chpt-11/asynchronous-counters/

entradas = 1

clock apenas no primeiro



sensível a borda de subida



Contador de década assíncrono

https://www.electronics-tutorials.ws/counter/count_2.html





Contador de década assíncrono

https://www.electronics-tutorials.ws/counter/count_2.html



Clock Count	Output bit Pattern				Decimal Value
	QD	QC	QB	QA	
1	0	0	0	0	0
2	0	0	0	1	1
3	0	0	1	0	2
4	0	0	1	1	3
5	0	1	0	0	4
6	0	1	0	1	5
7	0	1	1	0	6
8	0	1	1	1	7
9	1	0	0	0	8
10	1	0	0	1	9
11	Counter Resets its Outputs back to Zero				

Exemplo

Circuito de um contador de 0 a 5, recomeçando a contagem quando chegar em 6 (110_2)



Contador síncrono de 4 bits progressivo

https://www.electronics-tutorials.ws/counter/count_3.html



tabela para 1 flip flop

estado anterior Q_a	Q_f	J	K
0	0 não muda	0	X
0	1	1	X
1	0	X	1
1	1 não muda	X	0

https://www.electronics-tutorials.ws/counter/count_3.html



Registrador de deslocamento

Armazena mais de um bit

Conversão série-paralelo



Registrador de deslocamento

https://www.electronics-tutorials.ws/sequential/seq_5.html



Sistemas sequenciais

https://www.electronics-tutorials.ws/sequential/seq_1.html



Sistemas sequenciais

Também chamados de máquinas de estados finitos

- Nº finito de estados possíveis de saída

Sequencia um conjunto de estados predeterminados

- Controlados por um clock
- E por outros sinais de entrada

Dois modelos normalmente utilizados para implementar

- Modelo de Moore
  - Síncrono
- Modelo de Mealy
  - Saídas podem atuas assincronamente

Especificações do flip-flop

Importante em sistemas síncronos pois há situações em que as entradas de controle mudam de estado aproximadamente ao mesmo tempo que a entrada de clock



geralmente
t_S: 5-50 ns
t_H: 0-10 ns

entradas de controle devem ser mantidas estáveis em t_S antes da transição do clock

e em t_H após a transição do clock

Atraso de propagação

Quando um sinal muda de estado na saída do flip-flop

Instante que o sinal é aplicado até o instante da saída



Entradas assíncronas PRESET e CLEAR

Circuitos integrados (CIs) mais novos de flip-flops têm atrasos de propagação que vão desde alguns ns até 100 ns

t_{PLH} e t_{PHL} geralmente não são os mesmos

Existe um tempo mínimo que o sinal de clock deve ficar no nível alto ($t_{W(H)}$) antes de voltar para baixo





tempo que deve ficar no ativo

Especificações

Para que o disparo seja confiável, o tempo de transição de um nível para outro geralmente é

- ≤ 50 ns para TLL
- ≤ 200 ns para CMOS

A tabela a seguir mostra algumas características de alguns CIs comerciais

- 7474 Duplo flip-flop D disparado por borda (TTL padrão); 74LS112 Duplo flip-flop J-K disparado por borda (TTL Schottky de baixa potência); 74C74 Duplo flip-flop D disparado por borda (CMOS de porta metálica) e 74HC112 Duplo flip-flop J-K disparado por borda (CMOS de alta velocidade)

	TTL 7474	TTL 74LS112	CMOS 74C74	CMOS 74HC112
t_s setup	20ns	20ns	60ns	25ns
t_h hold	5	0	0	0
t_{PHL} de CLK para Q	40	24	200	31
t_{PLH} de CLK para Q	25	16	200	31
t_{PHL} de $\overline{CLR}$ para Q	40	24	225	41
t_{PLH} de $\overline{PRE}$ para Q	25	16	225	41
$t_{W(L)}$ CLK tempo no nível BAIXO	37	15	100	25
$t_{W(H)}$ CLK tempo no nível ALTO	30	20	100	25
$t_{W(L)}$ em $\overline{PRE}$ ou $\overline{CLR}$	30	15	60	25
$f_{MÁX}$ em MHz	15	30	5	20

Temporizador 555

Pisca-pisca com LED





eletronicaparaartistas.com.br

555 internamente



555 modo de operação astável





https://www.555-timer-circuits.com/operating-modes.html

555 monoestável

Dispara, a saída sobe e demora um tempo para descer





555 biestável

Dispara e precisa de um reset para a saída descer





APOSTILA
do Prof. Eduardo

https://github.com/efurlanm/teaching/

Prof. Eduardo Furlan
2023