
### TP1 - Full adder

Pour rappel, l'architecture RTL d'un full adder est la suivante :




- 1. Ecrivez sous forme d'équation logique le schéma du full adder.
- 2. Quelles sont les entrées et sorties du full adder ?
- 3. Complétez le fichier full\_adder.vhd pour décrire en VHDL le full adder.
- 4. Ouvrez Vivado et créez un projet




### Cliquez sur « Next », nommez votre projet et choisissez son emplacement, puis « Next ».




### Sélectionnez RTL Project, puis « Next »




Cliquez sur « Add Files » pour ajouter vos fichiers sources, ajoutez votre fichier full\_adder.vhd. Le fichiers sources pourront aussi être ajoutés plus tard, après la création du projet.



Ajoutez le fichier de contrainte Cora-Z7-10-Master.xdc. Les fichiers de contraintes peuvent aussi êtr ajoutés après la création du projet.



Sélectionnez la carte que vous allez utiliser pour ce projet. Vous avez à votre disposition une carte Cora-Z7-10, la puce correspondante est la xc7z010clg400-1.




Cliquez sur « Finish » pour terminer la configuration du projet.

6. Sur Vivado, dans l'onglet « Sources », faites un clic droit sur « Simulation Sources » puis « Add Sources ».




Sélectionnez « Add or create simulation sources », puis « Next ».





Cliquez sur « Finish »



```
begin
    -- Instantiate the Unit Under Test (UUT)
    uut: full adder
       port map (
           A => A.
                                               Reprise des valeurs définies en page
           B => B,
           Cin => Cin,
                                               précédente (état initial)
           S => S,
           Cout => Cout
       );
    process
    begin
    -- hold reset state for 100 ns.
    wait for 100 ns;
    -- Valeurs des sorties attendues :
    -- Cout = 0
    -- S = 0
                                                                     Test unitaire de
    assert Cout = '0'
      report "ERROR: Cout not equals to 0" severity failure;
                                                                     l'état initial
    assert S = '0'
      report "ERROR: S not equals to 0" severity failure;
```

```
A <= '1';
B <= '0';
Cin <= '0';
wait for 10 ns;
```

# Entrées testées


```
-- Valeurs des sorties attendues :
-- Cout = 0
-- S = 1
assert Cout = '0'
   report "ERROR: Cout not equals to 0" severity failure;
assert S = '1'
   report "ERROR: S not equals to 1" severity failure;
A <= '0';
B <= '1';
Cin <= '0';
wait for 10 ns;
-- Valeurs des sorties attendues :
-- Cout = 0
-- S = 1
assert Cout = '0'
   report "ERROR: Cout not equals to 0" severity failure;
assert S = '1'
   report "ERROR: S not equals to 1" severity failure;
```

```
A <= '0';
    B <= '1';
   Cin <= '0';
   wait for 10 ns;
    -- Valeurs des sorties attendues :
    -- Cout = 0
    -- S = 1
    assert Cout = '0'
      report "ERROR: Cout not equals to 0" severity failure;
   assert S = '1'
      report "ERROR: S not equals to 1" severity failure;
    A <= '0';
    B <= '0';
                             Remise à l'état initial
    Cin <= '0';
                         Fin de test
end;
```

6. Sur Vivado, dans l'onglet « Sources », faites un clic droit sur « Simulation Sources » puis « Add Sources ».




Sélectionnez « Add or create simulation sources », puis « Next ».




Ajoutez le fichier testbench testbench\_full\_adder.vhd.





Cliquez sur « Finish »


7. Dans l'onglet « Flow Navigator », cliquez sur « Run Behavioral Simulation ».



Sur le chronogramme, à l'aide du curseur vérifiez que les valeurs des sorties correspondent aux attentes que vous avez déterminé précédemment.

A ce stade, la simulation plante. Il faut modifier le fichier full adder.vhd

#### SIMULATION - Behavioral Simulation - Functional - sim\_1 - testbench\_full\_adder



# Exemple de TCL console quand tout se passe bien

```
Tcl Console
          × Messages Log
  INFO: [USF-XSim-4] XSim::Simulate design
  INFO: [USF-XSim-61] Executing 'SIMULATE' step in 'C:/FORMATION SAFRAN/TP/TP1 FullAdder/project FullAdder/project FullAdder.sim/sim 1/behav/xsim'
  INFO: [USF-XSim-98] *** Running xsim
     with args "testbench full adder behav -kev (Behavioral; sim 1; Functional; testbench full adder) -tclbatch (testbench full adder, tcl) -log (simulate, log)"
  INFO: [USF-XSim-8] Loading simulator feature
  Vivado Simulator 2020.2


    ☐ Time resolution is 1 ps

source testbench full adder.tcl
  # set curr wave [current wave config]
| # if { [string length $curr wave] == 0 } {
  # if { [llength [get objects]] > 0} {
        add wave /
        set property needs save false [current wave config]
         send_msg_id Add_Wave-1 WARNING "No top level signals found. Simulator will start without a wave window. If you want to open a wave window go to 'Fik
  # }
  # run 1000ns
  INFO: [USF-XSim-96] XSim completed, Design snapshot 'testbench full adder behav' loaded,
INFO: [USF-XSim-97] XSim simulation ran for 1000ns
```




### Exemple d'assert incorrect


## Le système indique l'assert qui n'a pas fonctionné.




## La simulation s'arrête au niveau de cet assert.




9. Dans l'onglet « Flow Navigator », cliquez « Run Synthesis » pour exécuter une synthèse de votre architecture.







10. Déroulez le menu « Synthesis » et cliquez sur « Schematic » pour ouvrir la schématique. Où sont les portes logiques de l'architecture ? Vous pouvez mettre en surbrillance les fils en cliquant dessus pour mieux suivre leur chemin.





### Pour retrouver la table de vérité (LUT) : Cliquer sur la LUT



## Puis, sélectionner Truth table dans Cell Properties







## En zoomant

