

Grundlagen VHDL für synchrone Logik (VHDLsync)



VHDL-Grundlagen - Modellierung getakteter (synchroner) Logikelemente I/IV

- Generell: process nur mit clk in Empfindlichkeitsliste (Ausnahme reset)
- Modellierung von Taktflanken
 - CLK='1' and CLK'event --(steigend) bei std_logic auch: rising_edge(clk)
 - CLK='0' and CLK'event --(fallend) bei std_logic auch: falling_edge(clk)

```
entity DFF is
  port( CLK, D: in bit;
     Q: out bit);
end DFF;
architecture BEHAV of DFF is
begin

DFFPROC: process(CLK)
  begin
  if CLK = '1' and CLK'event then
  Q <= D;
  end if;
end process DFFPROC;
end BEHAV;</pre>
```



VHDL-Grundlagen - Modellierung getakteter (synchroner) Logikelemente II/IV (Q)

- Generell: process nur mit clk in Empfindlichkeitsliste (Ausnahme reset)
- Modellierung von Taktflanken
 - CLK='1' and CLK'event --(steigend)
 - CLK='0' and CLK'event --(fallend)
- Reset
 - asynchroner Reset in if vor Taktflanke

```
entity DFF is
  port( CLK, RESET, D: in bit;
       Q: out bit);
end DFF;
architecture BEHAV of DFF is
begin

DFFPROC: process(CLK, RESET)
  begin
    if RESET = '1' then
       Q <= '0';
    elsif CLK = '1' and CLK'event then
       Q <= D;
    end if;
end process DFFPROC;
end BEHAV;</pre>
```



VHDL-Grundlagen - Modellierung getakteter (synchroner) Logikelemente III/IV (Q)

- Generell: process nur mit clk in Empfindlichkeitsliste (Ausnahme reset)
- Modellierung von Taktflanken
 - CLK='1' and CLK'event --(steigend)
 - CLK='0' and CLK'event --(fallend)
- Reset
 - synchroner Reset in if unterhalb Taktflanke

```
entity DFF is
  port( CLK, RESET, D: in bit;
        O: out bit);
end DFF;
architecture BEHAV of DFF is
begin
DFFPROC: process(CLK)
  begin
    if CLK = '1' and CLK'event then
      if RESET = '1' then
        0 <= '0';
      else
        0 \le D;
      end if;
    end if;
end process DFFPROC;
end BEHAV;
```



VHDL-Grundlagen - Modellierung getakteter (synchroner) Logikelemente IV/IV (Q)

- Generell: process nur mit clk in Empfindlichkeitsliste (Ausnahme reset)
- Modellierung von Taktflanken
 - CLK='1' and CLK'event --(steigend)
 - CLK='0' and CLK'event --(fallend)
- Reset
 - asynchroner Reset in if vor Taktflanke
- Enable
 - if unterhalb Taktflanke

```
entity DFF is
  port ( CLK, RESET, ENABLE, D: in bit;
        O: out bit);
end DFF;
architecture BEHAV of DFF is
begin
DFFPROC: process(CLK, RESET)
begin
  if RESET = '1' then
    0 <= '0';
  elsif CLK = '1' and CLK'event then
    if ENABLE='1' then
      O <= D;
    end if;
  end if;
end process DFFPROC;
```



end TESTBENCH;

VHDL-Grundlagen - Komplexere Testbenches mit "process"

```
entity TB DFF is
                                                            entity DFF is
end TB DFF;
                                                              port( CLK, RESET, D: in bit;
architecture TESTBENCH of TB DFF is
                                                                     O: out bit);
  component DFF
                                                            end DFF;
    port( CLK, RESET, D: in bit;
         Q: out bit);
  end component;
                                                            architecture BEHAV of DFF is
  signal TB CLK, TB RESET, TB D: bit;
                                                            begin
  signal TB Q: bit;
                                                            DFFPROC: process(CLK, RESET)
begin
                                                              begin
  DUT: DFF port map(CLK=>TB CLK, RESET=>TB RESET,
                                                                if RESET = '1' then
                    D=>TB D, Q=>TB Q);
                                                                   0 <= '0';</pre>
                                                                elsif CLK = '1' and CLK'event then
CLOCK: process -- 10MHz
  begin
                                                                   O <= D;
  TB CLK <= '1';
                                                                end if:
  wait for 50 ns;
                                                              end process DFFPROC;
  TB CLK <= '0';
                                                            end BEHAV;
  wait for 50 ns;
end process CLOCK;
STIMULI: process
  begin
   TB RESET <= '1' after 10 ns, '0' after 30 ns, '1' after 120 ns;
    TB D <= '1' after 75 ns, '0' after 275 ns, '1' after 375 ns;
    wait; -- End Simulation_
  end process STIMULI;
```

Prozess wird in Endlossschleife wiederholt -> Clock



VHDL-Grundlagen - Modellierung getakteter (synchroner) Logikelemente - Übung

 Schreiben Sie VHDL-Code für ein 8bit Register mit synchronen Reset

```
entity REGISTER is
    port( CLK, RESET: in bit;
        D: in bit_vector (7 downto 0);
        Q: out bit);
end DFF;

end DFF;

Q: out bit_vector(7 downto 0);
architecture BEHAV of REGISTER is
begin
```

end BEHAV;



VHDL-Grundlagen - Häufige Probleme bei getakteter (synchroner) Logik

- Allgemeine Synthese-Regeln:
 - Signale: Signalzuweisung innerhalb Taktflanke -> Flipflop(FF)
 - Variable: zuerst gelesen -> FF; zuerst geschrieben -> kombinatorische Logik
- Syntheseprobleme (simulierbar, nicht synthetisierbar):
 - Ursache:
 - Signal/Variable, das innerhalb Taktflanke geschrieben wird, wird außerhalb geschrieben (Ausnahme asynchroner Reset)
 - Variable die innerhalb Taktflanke geschrieben wird, wird außerhalb gelesen



VHDL-Grundlagen - Finite State Machines (FSM)

Motivation:

- Befehlsdecoder in CPU, Protokollhandler, (Netzwerk-)controller, ...
- sehr wichtiges zentrales Element der digitalen Schaltungstechnik

MOORE zeichnet aus:

Ausgänge nur Abhängig vom zustand

MEALY zeichnet aus:
Ausgänge abhängig von Eingängen
und Zustand

MEDVEDEV: Spezialversion - iwas mit Ausgang Eingang abhängig


State Machines: Wichtigestes Elemt alles lässt sich daraus zusammen setzen

- Zustandsautomaten-Typen: MOORE, MEALY, MEDVEDEV
 - Technische Bedeutung:
 - Moore/Medvedev: benötigt mehr Zustände/Speicher, langsamer, aber stabiler
 - Mealy: benötigt weniger weniger Zustände/Speicher, schneller, aber instabiler



VHDL-Grundlagen - Finite State Machines (FSM): Einführungs-Beispiel


- Beispiel Getränkeautomat: Cola + Wasser (MOORE)
 - Einwurf 1€
- Eingänge
 - 1Bit Münzüberprüfung
 - 2Bit Auswahl (Cola, Wasser)
- Ausgänge
 - 2Bit (Cola, Wasser)






VHDL-Grundlagen - Finite State Machines (FSM): Einführungs-Beispiel

- Beispiel Getränkeautomat: Cola + Wasser (MEALY)
 - Einwurf 1€
- Eingänge
 - 1Bit Münzüberprüfung
 - 2Bit Auswahl (Cola, Wasser)
- Ausgänge
 - 2Bit (Cola, Wasser)





VHDL-Grundlagen - FSM: VHDL Umsetzung



- Syntax-Varianten der Statemachine:
 - 1 Prozess: 1 Prozess für geammte FSM -> keine Sync.-Probleme, aber Ausg.-Timing beachten! (jede Signalzuweisung ist FF!)
 - 2 Prozesse: 1 Prozess Zustandsspeicher und 1 Prozess Berechnung (next state, output) -> aber ohne Sync. zw. E und A!
 - 3 Prozesse: 1 Prozess Zustandsspeicher, 1 Prozess Berechnung (next state, output) und 1 Prozess Synchronisation -> incl. Sync. zw. E und A, aber Doppelcodierung



VHDL-Grundlagen - FSM: VHDL Umsetzung - Zustandscodierung

- Zustandscodierung
 - binäre/sequentiell (Speicherminimierung)
 - "one hot" (Minimierung der Decodierlogik)
 - Syntax-Varianten der Zustandscodierung:
 - direkt binär
 - eigener Zustandstyp <

zu empfehen, da am flexibelsten

subtype mit constant; lesbarer und mit Chipdebuggern vergleichbar



zurücksetzen

VHDL-Grundlagen - FSM: VHDL Umsetzung - BSP 1 Proc. (MOORE) - ohne default values

```
library IEEE;
                                                                          elsif CLK ='1' and CLK'event then
                       use IEEE.STD LOGIC 1164.ALL;
                                                                            case Z is
                                                                              when Z0 => A <= "00";
                       use IEEE.STD LOGIC ARITH.ALL;
                                                                                        Z \leq Z0;
                       use IEEE.STD LOGIC UNSIGNED.ALL;
                                                                                        if E="100" then
                                                                                          Z <= Z1;
                       entity FSM1P is
                                                                                        end if:
                         port(RESET, CLK: in std logic;
                                                                              when Z1 => A <= "00";
                               E: in std logic vector (2 downto 0);
                                                                                        Z <= Z1;
                              A: out std logic vector (1 downto 0));
                                                                                        if E ="010" then
                                                                                           Z <= Z2;
                       end FSM1P;
                                                                                        elsif E ="001" then
codieren macht
                                                                                           Z \leq Z3:
                       architecture BEHAV of FSM1P is
                                                                                       end if:
Tool selbst
                      type ZTYPE is (Z0, Z1, Z2, Z3);
                                                                              when Z2 => Z <= Z0;
                       signal Z: ZTYPE;
                                                                                        A <="10";
                       begin
                                                                              when Z3 => Z <= Z0;
                       process(CLK, RESET)
                                                                                        A <="01";
                         begin
                                                                              when others => null;
                            if RESET = '1' then
                                                                            end case:
                           _ Z <= Z0;
                                                                          end if;
                                                                        end process;
                             A <= "00";
    nur ein Prozess
                                                                      end BEHAV;
    deshalb alles
```

State Machine: --> switch case

hier case when

Zustandsberechnung und Ausgangsberechnung in getrennten Codeblöcken (hier Ausgang in if)

Defaultwerte vor die Verzweigung
--> verkürzt Code s.h. nächste
Folie



VHDL-Grundlagen - FSM: VHDL Umsetzung - BSP 1 Proc. (MOORE) - mit default values

```
library IEEE;
                                                 elsif CLK ='1' and CLK'event then
use IEEE.STD LOGIC 1164.ALL;
                                                   A <= "00";
use IEEE.STD LOGIC ARITH.ALL;
                                                   Z \leq Z0;
use IEEE.STD LOGIC UNSIGNED.ALL;
                                                   case Z is
                                                     when Z0 => if E="100" then
entity FSM1P is
                                                                  Z <= Z1:
  port(RESET, CLK: in std logic;
                                                                end if:
       E: in std logic vector (2 downto 0);
                                                     when Z1 => Z <= Z1;
       A: out std logic vector (1 downto 0));
                                                                if E ="010" then
end FSM1P;
                                                                  Z <= Z2;
                                                                elsif E ="001" then
architecture BEHAV of FSM1P is
                                                                  Z <= Z3;
type ZTYPE is (Z0, Z1, Z2, Z3);
                                                                end if;
                                                     when Z2 => A <="10";</pre>
signal Z: ZTYPE;
begin
                                                     when Z3 => A <="01";
                                                     when others => null;
process(CLK, RESET)
                                                   end case;
  begin
    if RESET = '1' then
                                                 end if;
      Z \leq Z0;
                                               end process;
      A <= "00";
                                             end BEHAV;
```

Defaultwerte vor verzweigugn gesetzt-> code gekürzt

Werte werden erst am Prozessende zugewiesen, da VHDL erst dort zuweist. Im Prozess noch alten Wert verwendet



nur noch 2

Zustände

VHDL-Grundlagen - FSM: VHDL Umsetzung - BSP 1 Proc. (MEALY)

```
library IEEE;
                                                process (CLK, RESET)
                                                 begin
use IEEE.STD LOGIC 1164.ALL;
                                                   if RESET = '1' then
use IEEE.STD LOGIC ARITH.ALL;
                                                     Z <= Z0;
use IEEE.STD LOGIC UNSIGNED.ALL;
                                                     A <= "00";
                                                   elsif CLK ='1' and CLK'event then
                                                     A <= "00";
entity FSM1P is
                                                     Z <= Z0;
  port(RESET, CLK: in std logic;
                                                     case Z is
       E: in std logic vector (2 downto 0);
                                                       when Z0 => if E="100" then
       A: out std logic vector (1 downto 0));
                                                                    Z <= Z1;
end FSM1P;
                                                                  end if;
                                                       when Z1 => Z <= Z1;
                                                                  if E ="010" then
architecture BEHAV of FSM1P is
                                                                    Z \leq Z0;
type ZTYPE is (Z0, Z1);
                                                                   A <="10";
signal Z: ZTYPE;
                                                                  elsif E ="001" then
                                                                    Z \leq Z0;
begin
                                                                    A <="01";
                                                                  end if:
                                                       when others => null:
                                                     end case;
                                                   end if;
                                                 end process;
```

wieder Default vor Verzweigung, danach nur Abweichungen vom default

end BEHAV;



Q: 0

Q: 0

VHDL-Grundlagen - FSM: VHDL Umsetzung - BSP 1 Proc. - Übung

■ Schreiben Sie den VHDL-Code in der 1 Prozessvariante (mit default

values) zu dem gegebenen state chart

MOORE -> Ausgänge in Kästchen, damit nur von Zuständen abhängig

```
library IEEE;
use IEEE.STD_LOGIC_1164.all;
entity fsm is
  port(clk, reset: in STD_LOGIC;
    a, b: in STD_LOGIC;
    q: out STD_LOGIC);
end;

architecture arch of fsm is
  type STATETYPE is (S0, S1, S2);
  signal state: STATETYPE;
begin end;
```

Q: 1



VHDL-Grundlagen - FSM: VHDL Umsetzung - BSP 2 Proc. (MOORE)

```
library IEEE;
                                                 FSM:process(E, Z)
use IEEE.STD LOGIC 1164.ALL;
                                                      begin
use IEEE.STD LOGIC ARITH.ALL;
                                                        FZ \le Z0;
use IEEE.STD LOGIC UNSIGNED.ALL;
                                                        A<= "00";
                                                        case Z is
entity FSM2P is
                                                             when Z0 \Rightarrow if E="100" then
  port( RESET, CLK: in std logic;
                                                                           FZ <= Z1;
        E: in std logic vector (2 downto 0);
                                                                         end if;
        A: out std logic vector (1 downto 0));
                                                             when Z1 \Rightarrow FZ \leq Z1;
end FSM2P;
                                                                         if E="010" then
architecture BEHAV of FSM2P is
                                                                           FZ <= Z2;
type ZTYPE is (Z0, Z1, Z2, Z3);
                                                                         elsif E="001" then
signal Z, FZ: ZTYPE;
                                                                            FZ <= Z3;
begin
                                                                         end if;
MEM:process(CLK, RESET)
                                                             when Z2 => A <= "10";
    begin
                                                             when Z3 => A <= "01";
      if RESET = '1' then Z <= Z0;</pre>
                                                             when others => null;
      elsif CLK ='1' and CLK'event then
                                                        end case;
        Z \leq FZ:
      end if;
                                                      end process;
    end process MEM;
                                                 end BEHAV;
```



VHDL-Grundlagen - FSM: VHDL Umsetzung - BSP 2 Proc. (MEALY)

```
FSM:process(Z, E)
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
                                                    begin
                                                      A <= "00";
use IEEE.STD LOGIC ARITH.ALL;
use IEEE.STD LOGIC UNSIGNED.ALL;
                                                      FZ <= Z0;
                                                      case Z is
                                                         when Z0 => if E="100" then
entity FSM2P is
 port(RESET, CLK: in std logic;
                                                                       FZ <= Z1;
       E: in std logic vector (2 downto 0);
                                                                     end if;
       A: out std logic vector (1 downto 0));
                                                        when Z1 \Rightarrow FZ \leq Z1;
end FSM2P;
                                                                     if E ="010" then
                                                                       FZ <= Z0;
architecture BEHAV of FSM2P is
                                                                       A <="10";
type ZTYPE is (Z0, Z1);
                                                                     elsif E ="001" then
signal Z, FZ: ZTYPE;
                                                                       FZ <= Z0;
begin
                                                                       A <="01";
MEM:process(CLK, RESET)
                                                                     end if:
 begin
                                                         when others => null;
    if RESET = '1' then Z <= Z0;</pre>
                                                      end case;
    elsif CLK ='1' and CLK'event then Z <= FZ; end process;</pre>
    end if;
                                                  end BEHAV;
end process;
```



Counter (Zähler)

```
library ieee;
use ieee.std logic 1164.all;
use ieee.std logic unsigned.all;
entity COUNTER is
 port( CLK, RESET: in std logic;
        Q: out std logic vector(2 downto 0));
end COUNTER;
architecture BEHAV of COUNTER is
  signal CNT: std logic vector(2 downto 0);
begin
process (CLK)
  begin
                              Count auf 0
    if RESET='1' then
      CNT<= (others=>'0');
    elsif (CLK='1' and CLK'event) then
      CNT<= CNT+1;
    end if;
end process;
Q <= CNT;
end BEHAV;
```

da Q nicht möglich (Ausgangssignal kann nicht bearbeitet werden) -> Q wird am Ende lokale Signal zugewiesen



Counter (Zähler) - BSP 4bit Zähler von 3 bis 12 - Übung

 Schreiben Sie VHDL Code für einen 4-bit Zähler der von 3 bis 12 zählt



Arrays (R)

• Allgemein:

```
type <arrtype> array is ( <range> ) of <type>;
--range can be x downto y or x to y or
"unconstraint"
--type can be any type
```

Beispiel

```
type arrtype array is (63 to 0) of
std_logic_vector(7 downto 0);
type arrtype2 array is (natural range<>) of
std_logic_vector(7 downto 0);
```



Arrays - Beispiel RAM-Speicher (R)

```
library ieee;
                                                  architecture BEHAV of RAM is
use ieee.std logic 1164.all;
                                                    type ram type is array (63 downto 0) of
                                                  std logic vector (15 downto 0);
use ieee.std logic unsigned.all;
                                                    signal RAM : ram type;
                                                  begin
entity RAM is
                                                    process (CLK)
  port (
                                                      begin
    CLK : in std logic;
                                                        if (CLK'event and CLK = '1') then
    WEN : in std logic;
                                                          if (WEN = '1') then
    ADR : in std logic vector(5 downto 0);
                                                            RAM(conv integer(ADR)) <= DIN;</pre>
    DIN : in std logic vector(15 downto 0);
                                                          end if;
    DOUT : out std logic vector(15 downto 0));
                                                        end if;
end RAM;
                                                    end process;
                                                    DOUT <= RAM(conv_integer(ADR));</pre>
                                                  end BEHAV;
```