Es ist zu empfehlen dieses Übungsblatt nach Ihrem Durcharbeiten mit Kollegen auszutauschen, zu vergleichen und zu korrigieren.

1. VHDL->Schematic (state chart)

```
Gegebener VHDL-Code:
```


```
library IEEE;
use IEEE.STD LOGIC 1164.all;
entity fsm1 is
  port(clk, reset: in STD LOGIC;
    taken, back: in STD LOGIC;
    predicttaken: out STD LOGIC);
end;
architecture arch of fsml is
  type statetype is (S0, S1, S2, S3, S4);
  signal state, nextstate: statetype;
begin
  process(clk, reset)
  begin
   if reset ='1' then
     state < = S2;
   elsif rising edge(clk) then
     state < = nextstate;</pre>
   end if;
  end process;
  process(state, taken)
  begin
    case state is
      when S0 =>
        if taken='1' then
          nextstate <= S1;</pre>
        else
          nextstate <= S0;
        end if;
      when S1 =>
        if taken='1' then
          nextstate = > S2;
        else
          nextstate < = S0;
        end if;
      when S2 \Rightarrow
        if taken='1' then
          nextstate < = S3;
        else
          nextstate < = S1;
        end if;
      when S3 =>
        if taken='1' then
          nextstate < = S4;
        else
          nextstate < = S2;
        end if;
      when S4 \Rightarrow
        if taken='1' then
```

Untersuchen Sie, ob es sich um eine MOORE oder MEALY FSM handelt.

Zeichen Sie den entsprechenden state chart zu dem gegebenen VHDL-Code:

2. Schematic -> VHDL

Gegeben ist folgender Schaltplan:




Schreiben Sie den VHDL-Code, der die gegebene Schaltung beschreibt

- -Verwenden Sie die tut_vhdlsync01_given.zip (ex02) und fügen Sie Ihren Code in module.vhd innerhalb der gekennzeichneten Bereiche ##INSERT YOUR CODE HERE und ##INSERT YOUR CODE HERE END ein.
- --Überlegen Sie welche Werte Ihr Modul bei dem gegebenen Testbench liefern sollte und Simulieren Sie Ihr Modul

-F: Welchen Wert hat Ihre S	Simulation für das Ausgangssign	nal X und Y bei 30ns(+1ps)?	

3. Schematic (state chart) -> VHDL

Gegeben ist folgender state chart:



Schreiben Sie den VHDL-Code, der die gegebene FSM beschreibt

- -Verwenden Sie die tut_vhdlsync01_given.zip (ex03) und fügen Sie Ihren Code in module.vhd innerhalb der gekennzeichneten Bereiche ##INSERT YOUR CODE HERE und ##INSERT YOUR CODE HERE END ein.
- -Schreiben Sie den VHDL Code nach der 2-Process-Darstellung und nutzen Sie default values
- --Überlegen Sie welche Werte Ihr Modul bei dem gegebenen Testbench liefern sollte und Simulieren Sie Ihr Modul

-F: Welchen Wert hat Ihre Simulation für das Ausgangssignal q bei 20ns(+1ps)?							

4. Text -> VHDL-Code

Schreiben Sie den VHDL-Code für einen Zähler:

-Verwenden Sie die tut_vhdlsync01_given.zip (ex04) und fügen Sie Ihren Code in module.vhd innerhalb der gekennzeichneten Bereiche ##INSERT YOUR CODE HERE und ##INSERT YOUR CODE HERE END ein.

-Entwerfen Sie einen 4-Bit-Synchronzähler mit einem MODE-Signal		Inkrement
-Das MODE. Signal steuert den Betrag, um den bei jeder ansteigenden	00	1
Taktflanke weitergezählt wer den soll.	01	2
-Der Zähler soll synchron auf den Wert 0 zurück zu setzen sein.	10	3
Überlegen Sie welche Werte Ihr Modul bei dem gegebenen Testbench		4
liefern sollte und Simulieren Sie Ihr Modul		

-F: Welchen W	ert hat Ihre Simul	ation für das Au	sgangssignal q bo	ei 50ns(+1ps)?	1	