



Kombinatorische Logik (comblogic)

Übersicht Zusammenhänge Schaltungsentwurf I/III


- Darstellungsmöglichkeiten:
 - Funktionsgleichung
 - Wertetabelle
 - KV-Diagramm
 - Schaltplan



Übersicht Zusammenhänge Schaltungsentwurf II/III



Übersicht Zusammenhänge Schaltungsentwurf III/III



Schaltnetze - Code-Umsetzer - Gray-Code decoder I/II


- Der Gray-Code decoder wandelt Binärcoder in Graycode um
- (bin -> Gray-Code)
- Beim Gray-Code unterscheiden sich benachbarte Codeworte nur in einem einzigen Bit
- Diese Eigenschaft wird verwendet um Übertragungsfehler bei sich kontinuierlich ändernden digitalen Signalen auf mehradrigen Leitungen zu verringern
- Eine Weitere Anwendung ist die Bestimmung der absoluten Position einer Scheibe oder Leiste[, die mit schwarzen und weißen Balken markiert ist, die mit Lichtschranken oder anderen Sensoren abgetastet wird.]
 - Diese Position wird dann zur Winkel- oder Drehgeschwindigkeitsmessung verwendet.

Schaltnetze - Code-Umsetzer - Gray-Code decoder II/II


- Beispiel: 3bit Binär/Gray-Code Umsetzer (Gray-Code decoder)

X_3	X_2	X_1	Y_3	Y_2	Y_1
0	0	0	0	0	0
0	0	1	0	0	1
0	1	0	0	1	1
0	1	1	0	1	0
1	0	0	1	1	0
1	0	1	1	1	1
1	1	0	1	0	1
1	1	1	1	0	0

$$\begin{aligned} Y_3 &= X_3 \\ Y_2 &= X_3 \oplus X_2 \\ Y_1 &= X_2 \oplus X_1 \end{aligned}$$




Schaltnetze - Komparator I/II



Mapping: $a1=x4$; $a0=x3$;
 $b1=x2$; $b0=x1$; $gr=y$

A1	A0	B1	B0	GR
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	0
0	1	1	1	0
1	0	0	0	1
1	0	0	1	1
1	0	1	0	0
1	0	1	1	0
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	0



$$\rightarrow y = x4x2' + x4x3x1' + x3x2'x1'$$

$$\rightarrow gr = a1b1' + a1a0b0' + a0b1'b0'$$


-kl: nehme gr und tausche ai durch bi

$$kl = b1a1' + b1b0a0' + b0a1'a0'$$

$$-gl: gl = (gr + kl)'$$


Schaltnetze - Komparator II/II

- $gr = a_1 b_1' + a_1 a_0 b_0' + a_0 b_1' b_0'$
 - $kl = b_1 a_1' + b_1 b_0 a_0' + b_0 a_1' a_0'$
 - $gl = (gr + kl)'$



Schaltnetze - Multiplexer - Prinzip


- Allgemeine Funktionsweise eines Multiplexers:
 - Ein Multiplexer schaltet einen Eingang in Abhängigkeit des Steuereingangs auf den Ausgang



- Ein Multiplexer ist also ein gesteuerter Umschalter
- Multiplexer gibt es in verschiedenen Größen, man spricht dann von N:1 Multiplexern

Schaltnetze - Multiplexer 2:1 I/II - Übung

▪ Beispiel: mux 2:1



Nr	s	x2	x1	y
0	0	0	0	0
1	0	0	1	1
2	0	1	0	0
3	0	1	1	1
4	1	0	0	0
5	1	0	1	0
6	1	1	0	1
7	1	1	1	1

Minimierung

Mapping: $s=x3$; $x2=x2$; $x1=x1$


y:	x3		x3'	
x2				
x2'				
	x1'	x1		x1'

-> $y=$

Schaltplan

Schaltnetze - Demultiplexer - Prinzip


- Allgemeine Funktionsweise eines Demultiplexers:
 - Ein Multiplexer schaltet den Eingang in Abhängigkeit des Steuereingangs auf einen Ausgang



- Ein Demultiplexer schaltet den Eingang in Abhängigkeit des Steuereingangs auf einen der Ausgänge
- Ein Demultiplexer ist also ein gesteuerter Umschalter für den Ausgang
- Demultiplexer gibt es in verschiedenen Größen, man spricht dann von 1:N Demultiplexern

Schaltnetze - Demultiplexer 1:4

▪ Beispiel: demux 1:4



S_2	S_1	Y_1	Y_2	Y_3	Y_4
0	0	X	0	0	0
0	1	0	X	0	0
1	0	0	0	X	0
1	1	0	0	0	X

Gleichung


$$Y_1 = X \wedge \overline{S_2} \wedge \overline{S_1}$$

$$Y_2 = X \wedge \overline{S_2} \wedge S_1$$

$$Y_3 = X \wedge S_2 \wedge \overline{S_1}$$

$$Y_4 = X \wedge S_2 \wedge S_1$$

Schaltplan



Schaltnetze - Rechenschaltungen - Addierer - Halbaddierer I/II

- Addition von Ganzzahlen - Addition einer einzelnen Stelle (Halbaddierer) - Wertetabelle


yi	xi	si=yi + xi	ci
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

- Minimierung -> Schaltfunktion -> Umsetzung als Gatter!

Schaltnetze - Rechenschaltungen - Addierer - Halbaddierer II/II

- Addition von Ganzzahlen - Addition einer einzelnen Stelle (Halbaddierer) - Gleichung und Schaltplan

$$\begin{aligned} s_i &= y_i'x_i + y_ix_i' \\ &= y_i \oplus x_i \\ c_i &= y_ix_i \end{aligned}$$



Schaltnetze - Rechenschaltungen - Addierer - Volladdierer I/III

- Addition von Ganzzahlen
 - Addition einer einzelnen Stelle mit Berücksichtigung des Übertrags der Vorgängerstelle (Volladdierer) - Wertetabelle

c_{i-1}	y_i	x_i	$s_i = y_i + x_i + c_{i-1}$	c_i
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Eigentliche
Addition braucht
Übertrag der
Vorgängerstelle


$$\begin{array}{r}
 0111 \text{ (7)} \\
 + 0010 \text{ (2)} \\
 \hline
 11 \\
 = 1001 \text{ (9)}
 \end{array}$$

Schaltnetze - Rechenschaltungen - Addierer - Volladdierer II/III

- Addition von Ganzzahlen
 - Volladdierer - Minimierung

c_{i-1}	y_i	x_i	$s_i = y_i + x_i + c_{i-1}$	c_i
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Mapping für s_i : $c_{i-1}=x_3$;
 $y_i=x_2$; $x_i=x_1$; $s_i=y$




$x_3x_2'x_1'$
 $x_3x_2x_1$
 $x_3'x_2'x_1$
 $x_3'x_2x_1'$

$$\rightarrow y = x_3x_2'x_1' + x_3x_2x_1 + x_3'x_2'x_1 + x_3'x_2x_1'$$

$$\rightarrow s_i = c_{i-1}y_i'x_i' + c_{i-1}y_ix_i + c_{i-1}'y_i'x_i + c_{i-1}'y_ix_i'$$

Mapping für c_i : $c_{i-1}=x_3$;
 $y_i=x_2$; $x_i=x_1$; $c_i=y$



x_3x_2
 x_2x_1
 x_3x_1

$$\rightarrow y = x_3x_2 + x_2x_1 + x_3x_1$$

$$\rightarrow c_i = c_{i-1}y_i + y_ix_i + c_{i-1}x_i$$

Schaltnetze - Rechenschaltungen - Addierer - Volladdierer III/III - Übung (R)

- Addition von Ganzzahlen - Volladdierer - Schaltplan

$c_i =$


$$= x_i y_i + x_i c_{i-1} + y_i c_{i-1}$$

$s_i =$

$$= x_i y_i' c_{i-1}' + x_i' y_i c_{i-1}' + x_i' y_i' c_{i-1} + x_i y_i c_{i-1}$$

Schaltnetze - Rechenschaltungen - Addierer - RCA


- Addition von Ganzzahlen
 - Hintereinander-Schaltung von Volladdieren (Carry Ripple Adder (RCA))
 - Beispiel 4 Bit



- Einfach, wenig Bauelemente, aber langsam (Rechenzeit \sim Bitbreite)

Schaltnetze - Rechenschaltungen - Addierer - CLA - Motivation und Prinzip

- Der Ripple-Carry-Adder (RCA) ist recht Ressourcen schonend, aber sehr langsam
 - Das Carry muss von Stelle zu Stelle rutschen, bis es an der obersten Stelle ankommt
- Die Abhilfe hierfür ist eine beschleunigte Berechnung der Überträge(carry)
- Der Carry-Look-Ahead-Adder (CLA) berechnet alle Übertragsbits (carry) in einem extra Schaltnetz parallel



Schaltnetze - Rechenschaltungen - Addierer - CLA - Herleitung I/II (R)

- Startpunkt ist der Volladdierer
 - $c_i = c_{i-1}y_i + y_ix_i + c_{i-1}x_i$ und $z_i = s_i = c_{i-1}y_i'x_i' + c_{i-1}y_ix_i + c_{i-1}y_i'x_i + c_{i-1}y_ix_i'$
- Dies kann man nun umschreiben für c_{i+1} und z_{i+1} :
 - $c_{i+1} = c_iy_i + y_ix_i + c_ix_i$ und $z_{i+1} = y_i'x_i' + c_iy_ix_i + c_i'y_i'x_i + c_i'y_ix_i'$
- Dies kann man durch bool'sche Umformung umformen in:
 - $c_{i+1} = ((x_i \text{ xor } y_i) * c_i) + (x_iy_i)$ und $z_{i+1} = c_i \text{ xor } (x_i \text{ xor } y_i)$
- Nun kann man eine weitere Abkürzung einführen:
 - mit $g_i = x_iy_i$ und $p_i = x_i \text{ xor } y_i$
 - $c_{i+1} = (p_i * c_i) + g_i = g_i + (c_i * p_i)$
 - $z_{i+1} = c_i \text{ xor } p_i$

Schaltnetze - Rechenschaltungen - Addierer - CLA - Herleitung II/II

- Nun kann man für c_i entsprechend rekursiv einsetzen und „ausrollen“ ($c_{i+1} = g_i + (c_i * p_i)$):

$$c_1 = g_0 + c_0 p_0$$


$$\begin{aligned} c_2 &= g_1 + c_1 p_1 \\ &= g_1 + (g_0 + c_0 p_0) p_1 \\ &= g_1 + g_0 p_1 + c_0 p_0 p_1 \end{aligned}$$

$$\begin{aligned} c_3 &= g_2 + c_2 p_2 \\ &= g_2 + (g_1 + g_0 p_1 + c_0 p_0 p_1) p_2 \\ &= g_2 + g_1 p_2 + g_0 p_1 p_2 + c_0 p_0 p_1 p_2 \end{aligned}$$

$$\begin{aligned} c_4 &= g_3 + c_3 p_3 \\ &= g_3 + (g_2 + g_1 p_2 + g_0 p_1 p_2 + c_0 p_0 p_1 p_2) p_3 \\ &= g_3 + g_2 p_3 + g_1 p_2 p_3 + g_0 p_1 p_2 p_3 + c_0 p_0 p_1 p_2 p_3 \end{aligned}$$

Schaltnetze - Rechenschaltungen - Addierer - CLA - Schaltung


$c_1 = g_0 + c_0 p_0$
 $c_2 = g_1 + g_0 p_1 + c_0 p_0 p_1$
 $c_3 = g_2 + g_1 p_2 + g_0 p_1 p_2 + c_0 p_0 p_1 p_2$
 $c_4 = g_3 + g_2 p_3 + g_1 p_2 p_3 + g_0 p_1 p_2 p_3 + c_0 p_0 p_1 p_2 p_3$
 $z_0 = c_0 \text{ xor } p_0$
 $z_1 = c_1 \text{ xor } p_1$
 $z_2 = c_2 \text{ xor } p_2$
 $z_3 = c_3 \text{ xor } p_3$



- An dieser Schaltung kann man gut erkennen, dass die Tiefe(=Laufzeit) unabhängig von der Bitbreite ist
- Aber die Anzahl an Logikgattern nimmt pro Bit kontinuierlich zu

Schaltnetze - Rechenschaltungen - Subtrahierer

- Die Subtraktion kann man auf die Addition des Zweierkomplements zurückführen
 - $x - y = x + (-y)$
- D.h. jeder Addierer lässt sich durch eine „Zweierkomplementsstufe“ (Negation +1) zu einem Subtrahierer machen
- (Beispiel CLA-Adder)



- Wenn $s=0$ -> CLA-Adder
- Wenn $s=1$ -> y_i wird negiert und 1 dazu addiert

Schaltnetze - Rechenschaltungen - Multiplizierer I/II

- Zur Wiederholung: Die binäre Multiplikation funktioniert wie die dezimale Multiplikation
- Der Unterschied ist lediglich, dass es nur 0 und 1 gibt

multiplicand	0101
multiplier	× 0111

partial products	0101
	0101
	0101
	+ 0000

result	0100011

$$5 \times 7 = 35$$

- Die Bildung des Partialprodukts ist recht einfach: entweder den Multiplikant (=Mal 1) hinschreiben oder 0 (= Mal 0) hinschreiben
- Das Ergebnis ist dann (die gehiftete) Addition der Partialprodukte

Schaltnetze - Rechenschaltungen - Multiplizierer II/II

- Generell multipliziert ein $N \times N$ Multiplizierer zwei N -bit Zahlen und erzeugt ein $2N$ -bit Ergebnis
- Multiplikation von 1-bit Zahlen ist äquivalent zu UND-Operationen
-> UND-Gatter
- Jedes einzelne Partialprodukt ist eine einzelne bitweise UND-operation eines Multiplikator-Bit (B_3, B_2, B_1, B_0) mit einem Multiplikant-Bit (A_3, A_2, A_1, A_0)
- Bei N -bit Operanden gibt es N Partialprodukte, $N-1$ 1-bit Addierstufen

