Fondamenti di Elettronica – Ing. INFORMATICA – A.A. 2025/2026

30 Gennaio 2026 – Secondo Appello - durata 2h 30min


1. **Numerare tutti i fogli e riportare su ciascun foglio nome, cognome e codice persona.**
2. **Indicare chiaramente quale prova si sta svolgendo ("SECONDA PROVA" oppure "APPELLO").**
3. **Indicare chiaramente la domanda a cui si sta rispondendo. Ad esempio 1a)...**
4. **Non sono ammessi libri o appunti o altro materiale, eccetto la calcolatrice.**


Esercizio 1

Dati: $V_\gamma = 0.7\text{V}, |V_{BD}| = 7.3\text{V}, \text{R} = 1\text{k}\Omega, \text{C} = 1\mu\text{F}$.

a) Si consideri il circuito in Fig. 1a. Disegnare su un grafico quotato l'andamento nel tempo di V_{OUT} quando I_{in} è il segnale di corrente triangolare mostrato in figura.

b) Si consideri ora il circuito in Fig. 1b. Disegnare su un grafico quotato l'andamento nel tempo di V_{OUT} quando I_{in} è il segnale rettangolare di corrente mostrato in figura.





Esercizio 2


Dati: $V_{DD} = 3V,\ V_{Tn} = |V_{Tp}| = 1V, |K_p| = K_n = \frac{0.5mA}{V^2}, R = 10k\Omega,\ C = 1pF$. *Gli ingressi* A, E *hanno valori* $(0, VDD)$, *la porta logica NOT è di tipo CMOS e la porta logica XOR è di tipo PTL (solo nMOS), entrambe alimentate tra* $0V$ *e* Vdd. *Si trascuri inizialmente le capacità* C.

a) Determinare la tabella di verità del circuito ed i livelli di tensione di X e Y, motivando brevemente i singoli casi.

Considerare ora le capacità C, il segnale E=0 e i tempi di propagazione $t_{p,NOT} = 1ns$ *e* $t_{p,XOR} = 2ns$

b) Si consideri ora una soglia logica pari a Vdd/2, valutare il t_{pLH} e il t_{pHL} da A a X.


c) Si consideri ora $t_{p,AX} = 1.5ns$, A un segnale ad onda quadra tra 0 e VDD, periodo 20ns e duty-cycle 50 %, disegnare l'andamento di Y nel tempo valutandone il duty-cycle e calcolare la potenza dinamica e statica consumata dal circuito.



Esercizio 3

Dati: $V_{DD} = 5V,\ R = R_B = 1\ k\Omega, R_p = 10\ M\Omega\ , R_{ADC} = 1\ M\Omega\ , C = 10\ pF, C_H = 10\ nF, GBWP = 160kHz$. MOS: $k_N = 350mA/V^2\ , V_{Tn} = 2V$

ADC: SAR con $n = 10\ bit$. Il segnale *i(t)* è un rettangolo di corrente di ampiezza $A \in [0; 5\ mA]$ e durata T come mostrato in figura.



a) Calcolare il guadagno ideale $V_{out}(s)/I(s)$ e disegnare il relativo diagramma di Bode del modulo; si calcoli il minimo valore di T che permetta a V_{out} ideale di avere, in prima approssimazione, la stessa forma di *i(t)*.

b) Calcolare il guadagno reale $V_{out}(s)/I(s)$ e disegnare il relativo diagramma di Bode del modulo; si valuti inoltre la stabilità del circuito.

c) Si determini il massimo contributo di offset dell'op-amp (V_{os}) che garantisca, in condizioni ideali, un errore inferiore a 1LSB.

d) Determinare il valore di V_g del S/H affinché l'errore in fase di sample sia inferiore a 1LSB a fronte di un tempo di sample (T_{sample}) pari a *10 ns*.

e) Determinare il massimo valore della fase di hold (T_{hold}) per garantire un errore inferiore a 1LSB. Si calcoli inoltre, sotto questa condizione, la minima frequenza di clock richiesta all'ADC (f_{clk}).

