Generatori

- Tensione:





Se si usa la convenzione degli utilizzatori, , la potenza dissipata è:

$P_{DISS} = VI$, se $P_{DISS} < 0$ allora è potenza erogata

Quando si spegne il generatore di Tensione diventa corto circuito

- Corrente:





Quando si spegne il generatore di corrente diventa un circuito aperto

- Resistenza:



$V_R = i_R R$, $R = \frac{V_R}{i_R}$, $[\Omega] = \frac{[V]}{[A]}$



$P_{DISS} \geq 0$ [W]

Corrente elettrica

I metalli in fase solida sono costituiti da atomi legati fra di loro in strutture regolari cristalline. Nel reticolo cristallino i singoli nuclei sono circondati da una nube di elettroni, in cui gli elementi più lontani, detti elementi di valenza, sono liberi di muoversi attraverso il reticolo.



La corrente è: $I = \frac{Q}{1\,s}$ se $v\,1s \leq L$

Sotto l'azione del campo elettrico, tutti gli elettroni acquisiscono una componente di velocità, detta di deriva, nella direzione di E, ma con verso opposto, tramite la relazione:

$$V = \mu E$$

Il campo elettrico è dato dalla relazione: $E = \frac{V}{L}$

Bisogna conoscere n, ovvero la concentrazione di portatori liberi.

Il numero di portatori che attraversa la sezione A del mezzo nell'unità di tempo è pari al numero di elettroni contenuto nel parallelepipedo di altezza $v_d \cdot 1s$.

Quindi: $Q = q\,n\,v\,1s\,A = q\,n\,\mu E\,1s\,A = q\,n\,\mu \frac{V}{L}\,1s\,A$

Divido per 1s:

$$I = q\,n\,\mu \frac{A}{L} V \qquad \text{LEGGE DI OHM}$$

$\frac{L}{A}$ → R

La costante di proporzionalità prende il nome di resistenza e vale: $R = \frac{1}{q\,n\,\mu} \frac{L}{A}$

ρ: resistività

Semiconduttori puri

I più comuni semiconduttori sono elementi del IV gruppo della tavola periodica oppure composti appartenenti al III e V gruppo.

Il semiconduttore più diffuso in elettronica è il Silicio (Si).

Esso ha 4 elettroni nell'orbitale esterno e per raggiungere l'ottetto si lega ad altri 4 atomi di silicio formando una struttura tetraedica.

Il legame che si forma è covalente, quindi debole.

Quando un elettrone lascia il legame esso lascia un posto libero.

Il posto libero è chiamato lacuna ed è trattata come una carica positiva.

In un semiconduttore puro, il numero di elettroni di conduzione è sempre uguale al numero delle lacune.

Il loro numero assoluto è funzione della temperatura T a cui è posto il semiconduttore.



A bassa Temperatura non ci sono portatori liberi e poi crescono esponenzialmente con la Temperatura

Semiconduttori drogati

Se introduciamo elementi del IV gruppo, il silicio si lega con 4 di essi e resta un elettrone libero di muoversi.
Gli atomi del V gruppi vengono chiamati donori, poichè cedono un elettrone
Chiamiamo questo drogaggio drogaggio di tipo N



(N_d: numero atomi donari)

Nel caso si introducano elementi del III gruppo si ha un drogaggio di tipo P.
In questo caso si crea una lacuna e avremo quindi degli atomi accettori (N_a: numero atomi accettori).
Supponiamo di avere una concentrazione lineare:



SI OSSERVA UN MOTO DI CARICA DA CONCENTRAZIONE MAGGIORE A QUELLA MINORE SECONDO UN MOTO CASUALE.
VEDIAMO UNA CORRENTE FINCHÈ ARRIVIAMO AD UN EQUILIBRIO
CORRENTE DI DIFFUSIONE: $I = q D_n A \frac{dn(x)}{dx}$

Giunzione P-N

Se si pongono in contatto due zone drogate rispettivamente N e P gli elettroni tendono a diffondere dalla zona N verso la zona drogata P. Viceversa accade per la lacune.



Nella zona di interfaccia, il semiconduttore di tipo N si carica positivamente, mentre quello di tipo P si carica negativamente.
Dunque, dopo un transitorio iniziale caratterizzato dalla corrente di diffusione, si crea una carica netta d'interfaccia tra le due zone a drogaggio differente.
Nel caso di silicio, la differenza di potenziale che si viene a creare è di:

$$V_{bi} = 0.7 \ [V]$$

La presenza della zona svuotata non permette il passaggio di corrente.

La zona di interfaccia priva di cariche mobili prende il nome di zona svuotata. Le sue dimensioni sono date dall'espressione:

$$x_{DEP} = \sqrt{\frac{2\varepsilon}{q} V_{bi} \left(\frac{1}{N_a} + \frac{1}{N_a}\right)}$$

Polarizzazione inversa e diretta

Supponiamo ora di applicare un generatore di tensione esterno, disposto in modo tale da polarizzare ancora più negativamente la zona P e positivamente la zona N. Tale polarizzazione prende il nome di inversa.



Quest'ultimo richiama i maggioritari di entrambe le zone e defluire verso l'esterno del semiconduttore, senza agevolare l'attraversamento della giunzione,

NON PASSA CORRENTE

In questo caso aumenta la zona svuotata: $X_{DEP} = \sqrt{\frac{2\varepsilon}{q}\left(V_{bi} + V_{REV}\right)\left(\frac{1}{N_a} + \frac{1}{N_d}\right)}$

Invertendo la polarità del generatore, ossia applicando tensione positiva alla zona P e negativa alla zona N, si ha invece una diminuzione del campo di giunzione rispetto al valore di equilibrio.
Questa polarizzazione prende il nome di diretta.



Appena la tensione diventa paragonabile (ed opposta) al valore di built-in di circa 0.7 [V], il campo elettrico esterno è tale da annullare quasi completamente quello interno di barriera: il flusso di deriva che si opponeva a quello di diffusione si riduce enormemente.

PASSA TANTA CORRENTE



Diodo



Lascia passare corrente solo in una direzione quando gli si viene applicata una tensione che supera quella di V_{bi}

In diretta ($V_D > 0$), la corrente nel diodo è ben descritta dalla relazione: $I_D = I_0 \left(e^{\frac{V_D}{V_{th}}} - 1 \right)$,

dove I_0 è detta corrente inversa di saturazione ed è un coefficiente dipendente dalle caratteristiche fisiche e geometriche del diodo

V_{th} è detta tensione Termica e vale: $V_{th} = \frac{kT}{q}$

Ha una caratteristica non lineare:



Se si supera la tensione di break-down passa tanta corrente e si ha quasi sempre un danneggiamento irreversibile.

Esistono i diodi zener che permettono di funzionare anche dopo aver raggiunto la Tensione di break-down

⇒ è reversibile

Il diodo ha quindi tre zone di funzionamento:

- zona break-down passa corrente al contrario
- zona di break-down e built-in non passa corrente
- zona built-in passa corrente secondo il verso della freccia

Per noi, un diodo ideale $V_{BD} = -\infty$

Per noi, nel diodo zener V_{BD} è finita.

Linearizzazione

Si può linearizzare il grafico del diodo rendendolo uno scalino:



Il verso della corrente è quello del diodo.

La potenza è sempre dissipata.

Lezione 3

Studio circuiti con un diodo

Dato un certo circuito, si trovano due circuiti equivalenti: uno con diodo spento (circuito aperto) ed uno con diodo acceso (generatore di corrente).



Per la risoluzione si effettuano due passi:

- fare un ipotesi sul diodo ON/OFF
- verificare tale ipotesi

Analisi nel Tempo

Dato il seguente circuito, supponiamo che V_{in} sia un segnale periodico del tipo $V_{in} = 5 \sin(2\pi f_0 t)$





Si ha che il diodo blocca il segnale a 0.7 [V]

Clamping o clipping di V_{out}

Se voglio fare passare inalterato il segnale metto un generatore di tensione V_{bias}:



In questo modo, con:

- D OFF: $V_{out} = V_{in}$
- D ON: $V_{out} = V_{bias} + V_D$

Con $V_{bias} = 4.3$ [V] si ha che $V_{out,max} = 5$ [V]

Segnale proveniente da un'antenna

Supponiamo di avere un segnale proveniente da un'antenna collegato ad un circuito integrato che riesce a sopportare una tensione di 1.8 [V].





Un segnale maggiore di 1.8 [V] potrebbe danneggiare il circuito integrato.

Si può modellizzare l'antenna nel seguente modo:



in generale $R_a \simeq 50\ \Omega$

$R_L = 10\ K\Omega$

$R_L >> R_a$

quindi risulterà $V_L \simeq V_a$

Collego un diodo in parallelo per limitare V_L:



$\Rightarrow V_{L,max} = V_D + V_{bias} = 0.7 + V_{bias}$

Per avere $V_{L,max} = 1.8$ si deve avere $V_{Bias} = 1.1$ [V]

Cosa succede se c'è un picco negativo!

Il dispositivo potrebbe danneggiarsi e quindi si aggiunge un altro diodo in parallelo ma con verso opposto:



Circuito di protezione

$V_{L,min} = V_{bias,2} - 0.7$, per avere $V_{L,min} = 0 \Rightarrow V_{bias,2} = 0.7$ [V]

Mantenitore di picco

Supponiamo di avere un diodo collegato in serie ad un condensatore ed un segnale Vin variabile nel tempo





si spegne il diodo e il condensatore mantiene la carica massima

Consideriamo C inizialmente scarico : $V_{c,\,INIZIALE} = 0$ [V]

A $t=0$, $V_{IN} = 0 \Rightarrow V_D = 0$ [V]

Con diodo ON, $V_C = V_{in} - 0.7$ [V]

La corrente può fluire solamente quando il diodo è polarizzato in diretta, ossia quando la tensione in ingresso tende a superare il livello di quella precedentemente immagazzinata nel condensatore.

Quindi il condensatore si caricherà sempre al valore massimo di tensione di ingresso, senza mai scaricarsi perchè il diodo non lo permette.

Rivelatore di picco

Se vogliamo trovare i massimi locali bisogna scaricare il condensatore.

Per farlo aggiungiamo una resistenza in parallelo al condensatore



Con D ON : $V_{out} = V_{in} - V_\gamma$ (Cambia quando si accende il diodo)

Con D OFF: circola una corrente ed il condensatore si scarica con costante di tempo $\tau = RC$ in maniera esponenziale

Lezione 4

Se la costante di tempo di scarica τ fosse troppo grande, il condensatore non si scaricherebbe tra un picco e il successivo e quindi si rischierebbe di distorcere il segnale, perchè l'uscita dell'abbassatore di picco non riuscirebbe a seguire il segnale. Viceversa se τ fosse troppo piccola si avrebbe un segnale molto frastagliato, caratterizzato da un elevato rumore ad alta frequenza. È importante scegliere il valore della τ in modo che decresca non più velocemente del necessario.



Alimentatore DC

Gli alimentatori hanno il compito di convertire una tensione alternata in una tensione continua generalmente più bassa e stabile.



Sono importanti i trasformatori:



$$\frac{V_1}{m_1} = \frac{V_2}{m_2} \Rightarrow V_2 = \frac{m_2}{m_1} V_1$$

La forma di V_2 è uguale a quella di V_1; quello che cambia è la proporzione

Dopo aver attenuto mediante il trasformatore una tensione sinusoidale di ampiezza opportunamente ridotta, è necessario "raddrizzarla", ovvero lasciare passare le semionde positive della corrente sinusoidale, bloccando quelle negative.





$V_2 < 0.7$ diodo OFF $\Rightarrow V_{out} = 0$

$V_2 \geq 0.7$ diodo ON $\Rightarrow V_{out} = V_2 - V_\gamma$

Per avere la tensione continua, aggiungiamo un condensatore in parallelo alla resistenza:





Otteniamo una tensione quasi costante

L'andamento della Tensione ai capi della rete RC segue l'andamento della semionda positiva, fintanto che la tensione non raggiunge il picco. Una volta raggiunto il massimo, la Tensione sul secondario inizia a diminuire, mentre il condensatore si mantiene carico: il risultato di questo effetto combinato è che il diodo diventa polarizzato in inverso e, quindi, si apre. A causa della presenza del carico, quando il diodo non conduce vi è sempre una corrente che tende a scaricare il condensatore. Quindi la Tensione in uscita segue la solita legge esponenziale decrescente di scarica: $V_{out} = V_p e^{-\frac{t}{T}}$

fino a quando non incontra la successiva semionda positiva; in quell'istante il diodo torna ad essere polarizzato direttamente, la corrente nel secondario può fluire ed andrà a caricare nuovamente il condensatore, il quale seguirà la semionda positiva fino al valore di picco.

Ripple: quantifica la variazione della tensione rispetto alla tensione nominale

$$r \triangleq \frac{\Delta V_{max}}{V_{NOM}} \qquad t_2 - t_1 < T \text{ (periodo)}$$



Possiamo quantificare ΔV: $V_{out}(t_2) - V_p = V_p e^{-\frac{t_2}{T}} - V_p$

In modulo: $|\Delta V| = V_p (1 - e^{-\frac{t_1}{T}})$

Al posto di t_2 utilizziamo T, che è più facile e conservativo: $|\Delta V| \simeq V_p (1 - e^{-\frac{T}{T}})$

Approssimiamo l'esponenziale con Taylor al 1° ordine: $|\Delta V| \simeq V_p (1 - 1 + \frac{T}{T}) \simeq V_p \frac{T}{T} \Rightarrow |\Delta V| \simeq V_p \frac{T}{T}$

Quindi il ripple sarà: $r \triangleq \frac{V_p \frac{T}{T}}{V_p} = \frac{T}{T}$

Corrente nel diodo

L'andamento temporale della corrente nel diodo è semplice da ricavare. Infatti: esso deve sì alimentare il carico ma, soprattutto, deve ricaricare il condensatore.

Quindi la corrente di conduzione del diodo varrà:

$$i_D(t) = i_R(t) + i_C(t) = \frac{V_{out}(t)}{R} + C\frac{dV_{out}(t)}{dt} \approx C\frac{dV_{out}(t)}{dt}$$



$$V_{out} = V_p \sin(2\pi f_{in} t) - 0.7$$

$$\frac{dV_{out}}{dt} = 2\pi f_{in} V_p \cos(2\pi f_{in} t)$$

$$i_{D,max} = C V_p 2\pi f_{in}$$

LA CORRENTE DI SPUNTO DIPENDE DALLA CAPACITÀ.

CORRENTE DI SPUNTO: $C 2\pi f_{in} V_p$

RIPPLE: $\frac{T}{RC}$

} devo trovare una capacità C che sia una via di mezzo per avere ripple basso e corrente di spunto bassa

$V_{in,up} \underset{max}{\simeq} 2V_p$ perché questo solo la semionda positiva

Stabilizzatore con zener

Cerchiamo di ridurre il ripple senza toccare la capacità, aggiungendo un diodo zener:



Con il diodo or in break-down, $V_{out} = |V_{BD}|$

L'approssimazione fatta finora non basta per i diodi zener:

il modello più accurato per il diodo in BD è una resistenza in serie ad un generatore di tensione





Si approssima il grafico con una retta che non passa dall'origine.

Il circuito risultante è:



Questo circuito si risolve con il metodo dell'analisi di piccolo segnale.



: lo modelliamo come un generatore costante nominale ed una differenza di potenziale



$\Rightarrow$

EFFETTO DI ΔV SU V_{out}:



$$\Rightarrow \Delta V_{out} \simeq \Delta V \frac{R_Z \parallel R_L}{(R_Z \parallel R_L) + R_p} \simeq \Delta V \frac{R_Z}{R_Z + R_p}$$

poiché $R_Z \ll R_L$

SI È RIDOTTO IL RIPPLE

Raddrizzatore a doppia semionda

Nel raddrizzatore a singola semionda si ha un grande spreco di energia poiché il diodo permette il passaggio di una delle due semionde della sinusoide.

Per potere prelevare energia anche dalla semionda negativa, dopo averla opportunamente "ribaltata", si utilizzano quattro diodi come in figura:





Per $0 < t < T/2$ si ha $V_a > V_b \Rightarrow$ D1, D3 spenti



$\equiv$



Partiamo dall'ipotesi che entrambi i diodi siano spenti: (hp D2, D4 off)



$V_{D2} + V_{D4} = V_{sim} < 0.7 + 0.7 = 1.4$

l'ipotesi è verificata

Quando $V_{sim} \geq 1.4$ allora i diodi sono accesi:

con D2, D4 ON, $V_{out} = V_{sim} - 1.4$



Per $T/2 < t < T$ si ha $V_a < V_b :\Rightarrow$ D2, D4 spenti.



$\equiv$



Partiamo dall'ipotesi che entrambi i diodi siano spenti: (hp D_1, D_3 off)



$V_{out} = 0$

$V_{sim} = -V_{D1} - V_{D3}$

$V_{D1} + V_{D3} = -V_{sim} \Rightarrow V_{sim} > -1.4$

Quindi:

D_1, D_3 OFF se $V_{sim} > -1.4 \rightarrow V_{out} = 0$

D_1, D_3 ON se $V_{sim} < -1.4 \rightarrow V_{out} = -1.4 - V_{sim}$



Aggiungiamo una capacità in uscita per mantenere un andamento costante:





Aggiungendo il condensatore, quando si arriva al picco il condensatore si scarica esponenzialmente con costante di tempo τ

Abbiamo più flessibilità perché riusciamo a sfruttare entrambe le semionde del segnale in ingresso

Anche in questo caso si può collegare uno zener per ridurre il ripple

Porte logiche

Consideriamo il seguente circuito, dove A e $B \in \{0\,[V], V_{DD}\}$, cioè sono segnali digitali che possono assumere due soli valori.



La tabella della verità sarà:

A	B	OUT	Vout
0	0	0	0.7
0	1	0	0.7
1	0	0	0.7
1	1	1	1

Identifichiamo 0 con $\emptyset$ [V], 1 con V_{DD}

↳ approssimiamo 0.7 con 0

Caso A = B = 0



$\Rightarrow V_{out} = 0.7$

Caso A = 1, B = 0:



$\Rightarrow V_{out} = 0.7$

Caso A = 0, B = 1:



$\Rightarrow V_{out} = 0.7$

Caso A = B = 1,



$\Rightarrow V_{out} = V_{DD}$

Perdo di volte in volta 0.7 [V] → il diodo non è un buon componente per realizzare le porte logiche

Transistore MOS a canale n

Riprendiamo il silicio drogato p ed aggiungiamo due zone drogate n, fisicamente separate:



Configurazione back-to-back

Non può scorrere corrente, di conseguenza realizziamo un circuito aperto

Aggiungiamo in mezzo ossido e metallo per ottenere il transistore MOS (metallo, ossido, semimetallo)

Portiamo della carica positiva sul metallo:



Si depositeranno degli elettroni sotto lo strato di ossido ⇒ si è creato un drogaggio di tipo n locale

Tra source e drain non può passare corrente quando è spento

Per accendere l'n-MOS (MOSFET) bisogna che: $V_{GS} > V_{Tn}$, accendere significa creare il canale per gli elettroni, dove V_{TN} è la Tensione di soglia del MOS, caratteristica del MOS

Principio di funzionamento

Il funzionamento dei transistor MOSFET si basa sulla possibilità di agire sul potenziale di gate per modificare la quantità di elettroni mobili nel canale creato all'interfaccia ossidosemiconduttore, in modo da modulare di conseguenza la corrente fra Source e Drain.

Se infatti si collegano a massa il substrato, il Source ed il Drain e si applica una tensione V_{GS} positiva al gate si crea un campo elettrico trasversale all'interfaccia ossido-semiconduttore che allontana le lacune verso il substrato e richiama gli elettroni all'interfaccia ossido-silicio

Si crea una zona di svuotamento sotto l'ossido.

All'aumentare del potenziale di gate cresce lo spessore della zona svuotata finché, ad un certo punto, un ulteriore aumento della Tensione di gate non produce più alcun cambiamento dello spessore della zona di svuotamento ma induce un sottile strato di elettroni immediatamente sotto l'interfaccia ossido-semiconduttore: si forma così un cammino sempre più conduttivo fra Source e Drain detto canale.

Il simbolo del MOS è: 

dal source esce corrente mentre dal drain entra

Con MOS acceso in zona ohmica: $I_D = K_N \left[2 (V_{GS} - V_{TN}) V_{DS} - V_{DS}^2 \right]$

dove K_n è la conducibilità del MOS e vale $K_n = \frac{1}{2} \mu_n C_{ox}' \frac{W}{L}$ $\quad \frac{[A]}{[V]^2}$

Dalla formula di I_D si vede che $V_{DS} > 0$. Se $V_{DS} = 0$ allora la corrente è zero.

Aumentando V_{DS}, diminuisce V_{GS}.

Si arriva ad una condizione limite in cui lato drain non c'è più canale.

Gli elettroni, tuttavia, continuano a scorrere perchè acquisiscono sufficiente energia a saltare.

La corrente tuttavia non dipende da V_S

⇒ corrente di saturazione



Lezione 6



Si chiude il canale lato drain nella fase di pinch-off.
Passiamo dalla zona ohmica alla zona di saturazione.



Più grande è V_{GS}, più si sposta in avanti il pinch-off

IN ZONA OHMICA: $I_D = K_m \left[2 (V_{GS} - V_{TN}) V_{DS} - V_{DS}^2 \right]$

Il punto di pinch-off è $V_{DS} = V_{GS} - V_{TN} \rightarrow V_D - V_S = V_G - V_S - V_{TN} \Rightarrow V_{GS} = V_{TN}$

CONDIZIONE PER STARE IN ZONA OHMICA: $V_{DS} < V_{GS} - V_{TN}$

$V_{GS} > V_{TN}$

IN ZONA DI SATURAZIONE: $I_D = K_m \left[2 (V_{GS} - V_{TN})(V_{GS} - V_{TN}) - (V_{GS} - V_{TN})^2 \right] = K_m (V_{GS} - V_{TN})^2$

CONDIZIONE PER STARE IN ZONA DI SATURAZIONE: $V_{DS} > V_{GS} - V_{TN}$

$V_{GS} < V_{TN}$



Non vogliamo che scorra corrente tra bulk e source e tra bulk e drain. Per non fare accendere in diretta i due diodi posso scegliere il potenziale di bulk.
Per risolvere collego il bulk alla tensione più bassa del circuito

Circuiti con MOS



DATI

- $V_{DD} = 5$ [V]
- $R = 1$ [kΩ]
- $V_{TN} = 1$ [V]
- $K_n = 1$ mA/V²
- $V_{in} \in \{0, V_{DD}\}$

In questo circuito $V_{GS} = V_{in}$, di conseguenza si hanno due casi.

CASO 1: $V_{in} = 0$

$V_{GS} = 0$ [V] → nMOS è spento poiché $V_{GS} < V_{TN} \Rightarrow I_D = I_R = 0$

$V_{TN} > 0$

Si avrà, quindi, $V_{out} = V_{DD}$

CASO 2: $V_{in} = V_{DD}$

$V_{GS} = V_{in} - V_{DD} > V_{TN}$ → nMOS acceso

$V_{out} = V_{DS} = V_{DD} - R\,I_D$

Si procede con un'ipotesi:

hp: nMOS in saturazione:

$$I_D = K_n (V_{GS} - V_{TN})^2 = 16 \text{ mA}$$

$V_{out} = 5 - 1 \cdot 16 = -11$ [V]

$V_{GD} = 5 - (-11) = 16$ [V] $> V_{TN} \Rightarrow$ ipotesi non verificata

Quindi l'nMOS è acceso in zona ohmica:

$$\begin{cases} V_{out} = V_{DD} - I_R R \\ I_D = K_n [2 (V_{GS} - V_{TN}) V_{DS} - V_{DS}^2] \end{cases} \qquad \begin{cases} V_{out} = V_{DD} - I_D R \\ I_D = K_n [2 (V_{GS} - V_{TN}) V_{out} - V_{out}^2] \end{cases}$$

sistema a due equazioni in due incognite

... $\begin{cases} V_{out} = 0{,}6 \text{ [V]} \\ I_D = 4{,}4 \text{ mA} \end{cases}$

In queste condizioni il mos si sta comportando come una resistenza poiché avvicinandosi all'origine è migliore l'approssimazione come retta



A volte è possibile ipotizzare, $V_{DS} \simeq 0$ [V], per cui si avrà:

$$I_D = k_n \left[2 \left(V_{GS} - V_{TN} \right) V_{DS} - V_{DS}^2 \right]$$

$$\left. \frac{\partial I_D}{\partial V_{DS}} \right|_{V_{DS}=0} = k_n \left[2 \left(V_{GS} - V_{TN} \right) - 2 \cancel{V_{DS}}^{\,0} \right] = k_n \left[2 \left(V_{GS} - V_{TN} \right) \right]$$

$$\Rightarrow R_{DS,on} = \frac{1}{\left. \frac{\partial I_D}{\partial V_{DS}} \right|_{V_{DS}=0}} = \frac{1}{2 k_n (V_{GS} - V_{TN})}$$

Nell'ipotesi $V_{DS} \simeq 0$:



$$V_{out} = V_{DD} \frac{R_{DS,on}}{R_{DS,on} + R}$$

Quindi, $V_{in} \in \{0, V_{DS}\}$

$V_{out} \in \{V_{Low}, V_{DD}\}$

V_{in}	V_{out}
0	V_{DD}
V_{DD}	V_{Low} (0.6)

Inverter pseudo nMOS (nMOS + R):

- realizza la porta NOT
- se voglio abbassare V_{Low} posso scegliere un n-MOS con k_n maggiore



Con $V_{in} = 0$



Con $V_{in} = V_{DD}$

Problemi

- $V_{Low} \neq 0$
- Dissipazione statica di potenza (il circuito non sta facendo niente ma si scarica)

Transistore MOS a canale p (PMOS)



Nel PMOS i portatori mobili sono lacune che devono essere richiamate all'interfaccia ossido-semiconduttore per creare il canale, mediante l'applicazione di una Tensione al gate sufficientemente negativa rispetto a quella di source.

Pertanto i Pmos hanno sia la Tensione V_{GS} che quella di soglia V_T negative; anche la V_{DS} deve essere negativa per permettere la fuoriuscita della corrente I_D del Drain

Per accendere il p-mos si deve avere che $V_{GS} < V_{TP}$

Scorre corrente se $V_{DS} < 0$

PINCH-OFF: $V_{DS} = V_{GS} - V_{TP}$ oppure $V_{GD} = V_{TP}$





Se $V_{GD} < V_{TP}$ → zona ohmica ; se $V_{GS} > V_{TP}$ → zona di saturazione

Inverter

Utilizzando soltanto il PMOS non si riesce a costruire un inverter poichè quando $V_{in} = 0$ si avrà $V_{out} = V_{High}$ che non è uguale al V_{DD} desiderato.



IN	OUT	Vout
0	1	V_{HIGH}
1	0	0

- Per realizzare V_{HIGH}, bisogna usare una R molto grande oppure una $R_{DS,ON}$ molto piccola
- Quando c'è V_{HIGH}, scorre corrente statica e quindi vi è un'alta dissipazione statica di potenza

Per risolvere questi problemi si usano i C-MOS, dati dalle serie di PMOS ed NMOS.

Inverter CMOS



$V_{in} \in \{0, V_{DD}\}$

Dati: V_{DD}, V_{TN}, K_n, V_{TP}, K_p

Caso 1. $V_{in} = 0$ [V]

$V_{GS,p} = -V_{DD} < V_{TP} \rightarrow$ pMOS è acceso

$V_{GS,n} = 0$ [V] $< V_{TN} \rightarrow$ nMOS è spento

$\Rightarrow V_{DS,p} = 0$ [V]

$V_{DS,p} = 0$ [V] $\Rightarrow V_D - V_S = 0 \Rightarrow V_{out} - V_{DD} = 0 \Rightarrow V_{out} = V_{DD}$

Caso 2: $V_{in} = V_{DD}$

$V_{GS,n} = V_{DD} > V_{TN} \rightarrow$ nMOS acceso

$V_{GS,p} = 0 > V_{TP} \rightarrow$ pMOS spento

$\Rightarrow V_{DS,n} = 0$ [V]

$\Rightarrow V_{out} = 0$ [V]

Si avrà la seguente tabella di verità:

In	Out	V_{out}
0	1	V_{DD}
1	0	0

Cosa succede all'uscita con Vin che può assumere qualunque valore tra 0 e Vdd?

$V_{in} \in [\phi[V], V_{DD}]$

Vogliamo costruire la caratteristica statica dell'inverter



Per $V_{in} = 0$ [V], l'nMOS è spento e il pMOS è acceso

Per $V_{in} \in [0, V_{TN})$ l'nMOS è spento, il pMOS è acceso
$\Rightarrow V_{out} = V_{DD}$

Per $V_{in} \in [V_{DD}+V_{Tp}, V_{DD}]$ il pMOS è spento, l'n-MOS è acceso $\Rightarrow V_{out} = \phi$ [V]

Tra V_{TN} e $V_{DD}+V_{Tp}$ entrambi i transistor sono accesi

Per $V_{in} = V_{TN} + \Delta x$, Δx piccolo:



Il punto di lavoro è molto vicino a V_{DD}

In base a Vin si scambiano i ruoli di chi porta più corrente

Ci interessano i punti in cui la derivata della curva è -1 perché delimitano la zona in cui il segnale viene rigenerato



Lezione 8

OVERDRIVE: $V_{OV} = V_{GS} - V_T$

SATURAZIONE: $I_D = K(V_{GS} - V_T)^2 = K V_{OV}^2$





Ci chiediamo se $\exists \bar{V}_{in}$ tale che nMOS e pMOS siano entrambi in saturazione,

se $\exists \bar{V}_{in}$ allora $I_{Dn,sat} = |I_{D,p,sat}|$

$$\rightarrow k_n (V_{GS} - V_{Tn})^2 = |k_p| (V_{GS,p} - V_{Tp})^2$$

$$k_n (\bar{V}_{in} - V_{Tn})^2 = |k_p| (\bar{V}_{in} - V_{DD} + |V_{Tp}|)^2$$

Ad esempio, se $k_n = |k_p|$, $V_{Tn} = |V_{Tp}|$ si avrà $\bar{V}_{in} = \frac{V_{DD}}{2}$

Entrambi i mos sono accesi in saturazione e si possono modellare come generatori di corrente:





L'uscita potrà assumere soltanto certi valori, con $\bar{V}_{in} = \frac{V_{DD}}{2}$:

- l'nMOS è in saturazione se $V_{DS} > V_{GS} - V_{Tn} \equiv V_{GD} < V_{Tn}$

$$\downarrow$$

$$V_{out} > \frac{V_{DD}}{2} - 0 - V_{Tn}$$

$$\Rightarrow \text{nMOS in saturazione se } V_{out} > \frac{V_{DD}}{2} - V_{Tn}$$

- il pMOS è in saturazione se $V_{DS} < V_{GS} - V_{Tp}$ $(\equiv V_{GD} > V_{Tp})$

$$\downarrow$$

$$V_{out} - V_{DD} < \frac{V_{DD}}{2} - V_{DD} - V_{Tp} \Rightarrow V_{out} < \frac{V_{DD}}{2} - V_{Tp}$$





V_{out} può assumere questi valori.

Soglia logica del circuito

È quel valore di tensione tale per cui l'ingresso è uguale all'uscita



V_{TH} tale che $V_{in} = V_{out} = V_{TH}$

Questo valore mantiene entrambi i mos in saturazione

Nel caso precedente, inverter simmetrico, $V_{TH} = \frac{V_{DD}}{2}$

Analisi dinamica

- Tempi di commutazione:

Nel caso ideale dato in ingresso un gradino del tipo $\sqrt{}^{V_{DD}}_{0}$, si ci aspetta una risposta del tipo $\lrcorner^{V_{DD}}_{0}$.

Nel caso reale si fa il fan-in e fan-out.

Il fan-in è il numero di ingressi che la porta presenta. Il numero di ingressi condiziona il numero di transistori in serie e quindi, in ultima analisi, degrada i ritardi di propagazione della porta stessa.

Si modella con una capacità di carico C_L:



Nel caso reale, di solito, sono collegati più inverter, quindi il condensatore di carico modellizza più transistori collegati

Per $t<0$, il circuito è andato a regime per cui $V_{out} = V_{DD}$

In $t=0^+$, $V_{out}(t=0^+) = V_{out}(t=0^-) = V_{DD}$



p-mos spento
n-mos acceso





Il condensatore si scarica finché $V_{out} = 0$.

$$V_{out} = V_{out,in} \frac{I}{C} t$$

$$\Delta V = \frac{I}{C}\Delta t$$

$$\Delta V = V_{im} - V_{pinc,off} = \cancel{V_{DD}} - V_{TN} - \cancel{V_{DD}}$$

$$\Rightarrow \Delta t_{sat} = \frac{C_L}{I_{sat}}\Delta V$$



In zona ohmica possiamo usare due approssimazioni:

- approssimiamo il grafico come una retta
  - ⇒ sovrastimiamo la quantità di corrente
  - ⇒ sottostimiamo il tempo di scarica



$$V_{out}(t) = V_{out,ini}\, e^{-t/\tau}$$

con $\tau = R_{DS,ON} C_L$

$$\Rightarrow t_{comm,HL} = t_{sat} + t_{OHM}$$



- approssimazione con la resistenza equivalente
  - ⇒ sottostimiamo la quantità di corrente
  - ⇒ sovrastimiamo il tempo di scarica

$$R_{eq} = \frac{V_{GS} - V_{TN}}{I_{D,sat}} \Rightarrow \tau = R_{eq} C_L$$



Abbiamo trovato che:



Cosa succede se V_{in} da zero va ad uno?



$$R_{eq} = \frac{|V_{GS} - V_{TP}|}{|I_{D,p,sat}|}$$

$$\Rightarrow t_{conc,LH} = t_{sat} + t_{ohm}$$



- potenza dissipata:

La potenza statica è zero. $P_S = 0$, poiché si comporta come circuito aperto e non assorbe corrente



Si è spostata carica da V_{DD} a massa
⇒ si è usata energia

$$\Rightarrow E = Q V_{DD}$$

$$Q = C_L \Delta V = C_L V_{DD}$$

$$Q = C_L \Delta V = C_L V_{DD}$$

$$\Rightarrow E = C_L V_{DD}^2$$

$$P = \frac{N_{cc} E}{T_{out}} = N_{cc} C_L V_{DD}^2 f_{out}$$ con N_{cc} = numero di computazioni complete

$$\Rightarrow P_{DIN} = C_L V_{DD}^2 f_{in}$$

$$\Rightarrow P_{DIN} = C_L V_{DD}^2 f_{in}$$

Alta impedenza

Esistono casi in cui entrambi i transistor sono spenti?



Se $In_1 = 0$, $In_2 = V_{DD}$ $\rightarrow$ $V_{GS,1} < V_{TN}$, $V_{GS,2} > V_{TP}$ $\Rightarrow$ Π_1 OFF, Π_2 OFF

$\Rightarrow$ il condensatore vede un circuito aperto e quindi non si scarica

Porte logiche a più ingressi

Consideriamo il seguente circuito e cerchiamo di ricavare la sua tavola di verità:



Caso A = B = 0:

pMOS ON

nMOS A OFF $\Rightarrow$ nMOS B OFF



$\Rightarrow$ $I_{DD} = \emptyset$ A

$V_{DS,p} = \emptyset$ (V)

$\Rightarrow$ $V_{out} = V_{DD}$

A	B	U
0	0	1
0	1	
1	0	
1	1	

Caso A = 0, B = 1:

nMOS A OFF

$I_{D,B} = \emptyset$ (A)



$\Rightarrow$ $V_{out} = V_{DD}$

pMOS B OFF

pMOS A ON

A	B	U
0	0	1
0	1	1
1	0	
1	1	

Caso A = 1, B = 0:

Duale caso precedente $\Rightarrow$ $V_{out} = V_{DD}$

A	B	U
0	0	1
0	1	1
1	0	1
1	1	

Caso A = B = 1 :

pMOS sono OFF

nMOS sono ON con corrente nulla

$\Rightarrow V_{out} = 0$ [V]

A	B	U
0	0	1
0	1	1
1	0	1
1	1	0

Il circuito realizza una porta NAND, il cui simbolo ad alto livello è : 

Principio di dualità :

Il principio afferma che :

- tutto ciò che è in serie nella rete di pull-down è in parallelo nella rete di pull-up
- tutto ciò che è in parallelo nella rete di pull-down è in serie nella rete di pull-up

Si può realizzare qualsiasi porta con la porta NAND,

Per realizzare le reti di pull-up e pull-down si procede nel seguente modo:

- PUN : $PUN_{out} = f(\bar{A}, \bar{B}, \bar{C}, \dots)$, ovvero si negano gli ingressi
- PDN : $PDN_{out} = \overline{f(A, B, C, \dots)}$

R_{eq} equivalente

1) MOS in serie : $R_{eq} = \dfrac{1}{\frac{1}{R_1} + \frac{1}{R_2}} = R_1 // R_2$

2) MOS in parallelo : $R_{eq} = R_1 + R_2$

Sintesi porte logiche a più ingressi

Vogliamo sintetizzare la porta NOR. La sua funzione è : $f = \overline{A \vee B}$

A	B	NOR
0	0	1
0	1	0
1	0	0
1	1	0

Procediamo a sintetizzare le rete di pull-up e pull-down :

$\Rightarrow PDN_{out} = \overline{f(A, B, C, \dots)} = A \vee B$, che corrisponde 

$\Rightarrow PUN_{out} = f(\bar{A}, \bar{B}, \bar{C} \dots) = \overline{\bar{A} \vee \bar{B}} = A \wedge B$, cioè 

Complessivamente, la porta NOR è:



Sintesi mediante tabella di verità

I termini in cui l'uscita vale 1 realizzano la rete di pull-up mentre i termini in cui l'uscita vale 0 realizzano la rete di pull-down.

NOR:

A	B	out
0	0	1
0	1	0
1	0	0
1	1	0

⇒ PUN

⇒ PDN



← non è in forma minima

Porta XOR



A	B	OUT
0	0	0
0	1	1
1	0	1
1	1	0

⇒ $OUT = \bar{A}B + A\bar{B}$

1° metodo

$PUN = \bar{A}\bar{B} + \bar{A}\bar{\bar{B}} = A\bar{B} + \bar{A}B$



Con il metodo di dualità si ottiene la rete di Pull down:



2° metodo: tavola di verità



per la rete di PUD

Potenza di cross conduzione



In generale, la potenza statica è zero perché le due reti lavorano in mutua esclusione.

Però c'è un intervallo di tempo in cui entrambi i MOS sono accesi e c'è dissipazione

Es: CMOS INV







si approssima con un Triangolo



$$\bar{I}_{cc} V_{DD} \simeq \frac{I_{picco}\,(V_{DD} + V_{Tp} - V_{Tn})}{2}$$



$$\Rightarrow P_{cc} = \frac{2\,(\bar{I}_{cc} \cdot 2\, t_{p\,0\text{-}50\%})\, V_{DD}}{T_{out}}$$

Logica a Pass Transistor

Con la logica CMOS, per fare una porta OR bisogna combinare una porta NOR + INVERTER, per un totale di 6 transistor.

Invece, il pass transistor, è un'alternativa alla logica CMOS, utilizzata per ridurre il numero di dispositivi necessari per l'implementazione di una funzione logica.

Vogliamo realizzare una porta OR:

partiamo da un transistor e vediamo la tabella di verità:



A	B	OUT	
0	0	0	Segue B, in quanto il gate è zero e si comporta come circuito chiuso
0	1	1	
1	0	Hz	si ha un circuito aperto, quindi alta impedenza
1	1	Hz	



Per risolvere l'alta impedenza si aggiunge un altro ramo che fissi l'uscita al valore V_{DD} senza andare in conflitto con CMOS:



⇒ Quando A = 1, il nos di sopra è spento mentre è acceso quello di sotto

⇒ OUT = 1

A	B	OUT
0	0	0
0	1	1
1	0	1
1	1	1

Quanto vale V_{OUT} nei quattro casi?

Facciamo un'analisi dinamica, inserendo un condensatore con capacità C_L, e $V_{C_L,init} = \emptyset\ [V]$



$A, B \in \{0, V_{DD}\}$

$V_{DD} >> V_{Tn}$

Caso A = B = 0:



Non scorre corrente, quindi la capacità non si scarica ma si carica

⇒ $V_{out,fin} = \emptyset\ [V]$

Caso A = 0, B = 1 :



Il mos in alto è acceso e scorre corrente che carica la capacità.

Aumentando V_C, decresce V_{GS} fino a che ci sono due casi:

a) $I_D = 0$, $V_{DS} = 0 \Rightarrow V_{out,fin} = V_{DD}$ (mos acceso ma con zero corrente)

b) $I_D = 0$, $V_{GS} = V_{TN} \Rightarrow V_{out,fin} = V_{DD} - V_{TN}$

La condizione b è più stringente, quindi $V_{out,fin} = V_{DD} - V_{TN}$

Caso A = 1, B = 0 :



Si ha lo stesso caso di prima, quindi $V_{out,fin} = V_{DD} - V_{TN}$

Caso A = B = 1 :

È acceso solo il diodo giù e quindi $V_{out} = V_{DD} - V_{TN}$

A	B	OUT	V_{out}
0	0	0	0
0	1	1	$V_{DD} - V_{TN}$
1	0	1	$V_{DD} - V_{TN}$
1	1	1	$V_{DD} - V_{TN}$

Tempo di commutazione / propagazione

- Caso $(0,0) \to (0,1)$:

Coinvolge soltanto il primo ramo:



L'ingresso è e ci chiediamo quanto tempo ci mettiamo ad arrivare a $V_{DD} - V_{TP}$



Si è sempre in saturazione perché $V_{GS} = \phi$ e quindi saltiamo da una curva all'altra

- Caso $(0,1) \to (0,0)$:



$V_{GS} = cost = V_{DD} \Rightarrow$ zona ohmica



Potenza dinamica

$$P_{DIN} = \frac{C_L N_{cc} \Delta V V_{DD}}{T_{OUT}}$$

Negli esempi precedenti: $\Delta V = V_{DD} - V_{TN}$

PER I MOS IN SERIE E PARALLELO VALGONO LE STESSE REGOLE F-CMOS

Realizzazione porta OR con pMOS

Si prendono due combinazioni in uscita e si realizza la porta:

A	B	OUT
0	0	0
0	1	1
1	0	1
1	1	1



Per A = 0, B = 1:



$V_{GS} = -V_{DD} < V_{TP}$

$\Rightarrow V_{GS}$ è costante quindi $V_{out,fin} = V_{DD}$

A	B	OUT	V_{out}
0	0	0	
0	1	1	V_{DD}
1	0	1	V_{DD}
1	1	1	V_{DD}

Per A = B = 0:



$V_{GS,in} = V_{DD} < V_{TP}$

ma poi varia nel tempo aumentando

Il processo si interrompe se:

a) per $V_{DS} = V_{CL,fin} = \emptyset$ (V)

b) per $V_{GS} = V_{TP}$, $V_{CL,fin} = -V_{TP} = |V_{TP}|$

L'nMOS si spegne e quindi termina il processo di scarica del condensatore a V_{TP}

Un'altra soluzione



Per A = 0 sono entrambi accesi e $V_{out} = V_{DD}$

Per A = 1 è acceso solo il pMOS di sotto e $V_{out} = V_{DD}$

Elementi di logica sequenziale

Consideriamo il seguente circuito:



S ed R sono segnali logici

Costruiamo la tabella della verità:

S	R	$\bar{Q}$ OUT1	Q OUT2
0	0	OUT1	OUT2
0	1	1	0
1	0	0	1
1	1	0	0

Con $OUT1 = \overline{OUT2}$

Con $OUT1 = \overline{OUT2}$

Con $OUT1 = \overline{OUT2}$

Con $OUT1 \neq \overline{OUT2}$

Si è realizzato un latch



- Con $S = R = 0$, si mantiene lo stato precedente
- Quando $S=0$, $R=1$, si setta $Q=0$ e $\bar{Q}=1$
- Quando $S=1$, $R=0$, si setta $Q=1$ e $\bar{Q}=0$
- Si è in uno stato indesiderato quando $S=R=1$

Latch con le NAND:



S	R	Q	$\bar{Q}$	
0	0	x	x	→ Configurazione indesiderata
0	1	1	0	→ Il set è attivo basso, cioè quando $S=0$, $Q=1$
1	0	0	1	
1	1	Q	$\bar{Q}$	→ Mantengo la configurazione

Flip Flop

È un latch a cui si aggiungono due porte NAND e un segnale di clock:



CK	S	R	Q	$\bar{Q}$	
0	0/1	0/1	Q	$\bar{Q}$	Si mantiene lo stato precedente
1	0	0	Q	$\bar{Q}$	
1	0	1	0	1	
1	1	0	1	0	
1	1	1	x	x	Indesiderata

Flip flop D

Il dato viene memorizzato in uscita quando il segnale è alto:





CK	D	Q	$\bar{Q}$
0	0/1	Q	$\bar{Q}$
1	0	D	$\bar{D}$
1	1	D	$\bar{D}$

Memoria

1) D-RAM



B, W sono segnali logici

Dal punto di vista logico:

- $W = 1 \Rightarrow M = B$
- $W = 0 \Rightarrow M$ è in alta impedenza → mantiene il dato

Si può collegare la bit-line e la word-line:



Con $W = 1$ posso scrivere sulla memoria

Con $W = 0$ mantengo la memoria

Dalla bit line passano i dati

Caratteristiche:

- V_{CM} dipende da W e B; se $W_H = B_H$ allora $V_{CM,H} = W_H - V_T$
- correnti di leakage, sono le correnti piccole in parallelo con la capacità



Es: se $I_{leak} = 0.1$ mA, $C_M = 1$ pF, $V_{CM} = 5$ [V], la corrente scarica la capacità in modo lineare

$$\Delta V = \frac{I}{C}\Delta t \rightarrow \Delta t = \frac{C}{I}\Delta V = \frac{1\ pF \cdot 5\ [V]}{0.1\ mA} = 50\ ms!$$

Si scarica subito $\Rightarrow$ perde il dato

- È necessario un circuito di refresh che riscrive il dato
- Lettura:



Quanto vale la V_{out} che si va a leggere?

Si calcola un'impedenza equivalente → Z_{eq}

$$V_{out} = V_{CM} = V_{CL}$$

$$Q_{CM} = C_M V_{CM},\quad Q_{CL} = C_L V_{CL}$$

$$Q_{TOT,ini} = Q_{TOT,fin}$$

$$C_{TOT} = C_M + C_L$$

SITUAZIONE INIZIALE:

$$Q_{CM} = C_M V_{CM,ini}$$

$$Q_{CL} = C_L V_{CL,ini}$$

Si può avere $V_{CL,ini} = 0$

$$Q_{TOT} = C_M V_{CM,ini}$$

SITUAZIONE FINALE

$$Q_{CM} = C_M V_{CM,fin}$$

$$Q_{CL} = C_L V_{CL,fin}$$

$$V_{CM,fin} = V_{CL,fin}$$

$$\Rightarrow Q_{TOT} = (C_M + C_L) V_{fin}$$

$$\Rightarrow \text{Quindi } V_{fin} = \frac{C_M}{C_M + C_L} V_{CM,ini}.$$

La lettura del dato provoca anche la sua distruzione.

Quindi ogni volta che leggo viene risoritto il dato con il circuito di refresh.

Il circuito che collega i due condensatori non è un corto circuito ma un'interruttore che si apre e si chiude realizzato con un Transistor

C'è il processo di Charge Sharing : alcune cariche da C_n vanno a C_L e la quantità di carica è proporzionale alle due capacità.



2) SRAM (memoria statica)



Internamente si ha:



NON C'È BISOGNO DEL REFRESH - RATE

Scrittura:



Il funzionamento dipende dalla k_n dei MOS

Lettura:

La lettura è più semplice



=



Catena di acquisizione

Acquisizione di segnali e trasformazione in sequenze di bit



Amplificatore operazionale



$V_{out} = A_d (V^+ - V^-)$

GUADAGNO: $A_d = \frac{V_{out}}{V^+ - V^-}$

realizzato con →



Per evitare errori, dovuti a diversi livelli tensioni delle masse, l'OPAMP si collega così:



$V_{out} = A_d V_s$

Per quanto riguarda i guadagni, si ha:

- guadagno differenziale: $A_d \rightarrow V_{out} = A_d (V^+ - V^-)$
- guadagno di modo comune: $A_{cm} \rightarrow V^+ = V^- \rightarrow V_{diff} = V^+ - V^- = 0 \Rightarrow V_{out} = A_{cm} \frac{V^+ + V^-}{2}$

Idealmente vorremmo $A_d \gg 1$, $A_{cm} = 0$

Si definisce un parametro comune, CMRR, common mode register ratio; $CMRR = \frac{A_d}{A_{cm}}$

Idealmente $CMRR = \infty$

Dalla configurazione a blocchi:



$G = \frac{V_{out}}{V_{in}} = A_d$

Si vuole quantificare la variazione del guadagno rispetto ad A_d, cioè: $\frac{\partial G}{G} = \frac{\partial A_d}{A_d}$

Retroazione

Si ha che l'ingresso è influenzato dall'uscita:



$$OUT = A\,(IN + \beta\, OUT) \rightarrow OUT = \frac{A\,IN}{1-\beta A} \Rightarrow \frac{OUT}{IN} = \frac{A}{1-A\beta}$$

$A\beta$ = guadagno d'anello

$$\frac{\partial G}{\partial A} = \frac{1-A\beta-A(-\beta)}{(1-A\beta)^1} = \frac{1}{(1-A\beta)^2} \cdot \frac{A}{A} = \frac{G}{1-A\beta} \cdot \frac{1}{A}$$

$$\Rightarrow \frac{\partial G}{G} = \frac{\partial A}{A} \cdot \frac{1}{1-A\beta}$$

Invece $\frac{\partial G}{\partial \beta} = 1 \rightarrow \frac{\partial G}{G} = \frac{\partial \beta}{\beta}$

Vogliamo che $A\beta \gg 1$ così il circuito è ben retroazionato e si avrà guadagno ideale $A\beta \to \infty$

$$\left.\frac{OUT}{IN}\right|_{A\beta\to\infty} = \frac{A}{-A\beta} = -\frac{1}{\beta}$$

Quello che si fa è mettere il blocco A nell'OPAMP mentre β nelle resistenze e capacità

Dentro l'OPAMP





OPAMP IDEALE:

- $R_{im} = \infty$
- $R_{out} = 0$
- $A_d = \infty$
- $i = 0$
- $A_{CM} = 0$

Circuito con configurazione non invertente

Il terminale invertente è collegato a massa tramite la resistenza R_1, mentre il segnale di ingresso viene applicato al terminale non invertente.



1) Il circuito è retroazionato poichè OUT influenza Vin

2) L'opamp tende ad annullare il segnale errore ε e quindi è una retroazione negativa $\Rightarrow V^+ = V^-$

Studiamo il guadagno ideale (G con OPAMP ideale)



$$G_{id} = \left.\frac{V_{out}}{V_{im}}\right|_{id}$$

$i_{R1} = i_{R2} = i_{out}$

$\varepsilon \to 0 \Rightarrow V^+ = V^- = V_{im}$

$V_{R1} = V_{im} \Rightarrow i_{R1} = \frac{V_{im}}{R_1}$

$V_{R2} = \frac{R_2}{R_1} V_{im}$

$$\Rightarrow V_{out} = V_{im} + V_{R2} = V_{im} + \frac{R_2}{R_1} V_{im} = V_{im}\left(1 + \frac{R_2}{R_1}\right) \Rightarrow G_{id} = 1 + \frac{R_2}{R_1}$$

Con l' OPAMP ideale, la i_{out} può essere qualsiasi, infatti esso può assorbire che erogare corrente

Cosa succede se si aggiunge una resistenza di carico?



Il guadagno non cambierà, tuttavia la resistenza di carico può influenzare il comportamento dell' opamp in termini di corrente di uscita e tensione di uscita.
Poichè gli opamp ideali sono in grado di fornire correnti di uscita illimitate, la resistenza di carico non influenzerà sulla capacità dell' opamp di erogare corrente. La tensione di uscita sarà influenzata solo dalla tensione di ingresso, dal guadagno e dalla configurazione del circuito.

Configurazione invertente

Il terminale non invertente viene collegato a massa ed il segnale di ingresso viene applicato al terminale invertente tramite la resistenza R_1. Si deve avere che $V^+ = V^-$ e in questo caso $V^+ = 0$, quindi anche $V^- = 0$, ossia si può considerare il terminale invertente come fosse una MASSA VIRTUALE



1) Circuito retroazionato
2) Retroazione negativa

$$\left.\frac{V_{out}}{V_{im}}\right|_{id} = ?$$

$V_{R1} = V_{im} \to i_{R1} = \frac{V_{im}}{R_1}$

$V_{out} = -V_{R2} = -\frac{V_{im}}{R_1} R_2$

$$\Rightarrow G_{id} = -\frac{R_2}{R_1}$$

Funzioni di trasferimento

1)



1) Circuito retroazionato
2) Retroazione negativa

Oss: $\frac{V_{out}}{I_m}$ ha le dimensioni di una resistenza

$V_{out} = -R_3 I_m$

Dunque la funzione di trasferimento è $\left.\frac{V_{out}}{I_{im}}\right|_{i_0} = -R_3$

2)



1) Circuito retroazionato
2) Retroazione negativa

$V_{R1} = V_{im} \Rightarrow i = \frac{V_{im}}{R_1}$ e $V_x = -V_{R2}$; R_1 ed R_3 sono in parallelo

$\Rightarrow V_x = -\frac{V_{im}}{R_1} R_2 < 0$, come è giusto che sia, dato che R_2 ha 0V ai due estremi

$\Rightarrow i_{R3} = \frac{V_x}{R_3} = \left(-\frac{V_{im}}{R_1} R_2\right) \cdot \frac{1}{R_3} < 0$ → si somma ad i e finisce in R_4

$\Rightarrow i_{R4} = i_{R2} - i_{R3} = \frac{V_{im}}{R_1} - \left(-\frac{V_{im} R_2}{R_1 R_3}\right) = \frac{V_{im}}{R_1}\left(1 + \frac{R_2}{R_3}\right)$

$V_{out} = V_x - V_{R4} = -V_{im}\frac{R_2}{R_1} - \frac{R_4}{R_1} V_{im}\left(1 + \frac{R_4}{R_3}\right) = -V_{im}\left[\frac{R_2}{R} + \left(1 + \frac{R_2}{R_3}\right)\frac{R_4}{R_1}\right]$

Dunque $\left.\frac{V_{out}}{V_{im}}\right|_{i_0} = -\left[\frac{R_2}{R_1} + \left(1 + \frac{R_2}{R_3}\right)\frac{R_4}{R_1}\right]$

3) Circuito con due ingressi: $V_{out} = f(V_1, V_2)|_{i_0}$



1) Circuito retroazionato
2) Retroazione negativa

$i_2 = \frac{V_2}{R_1 + R_2} \Rightarrow V_{R2} = \frac{R_2}{R_1 + R_2} V_2$

$V^- = V^+ = V_{R2}$

$V_{R2} = V_2 - V^- = V_1 - V_2 \dfrac{R_2}{R_1+R_2}$

$\Rightarrow i_{R3} = i_{Ru} = \dfrac{V_{R3}}{R_3} = \dfrac{V_2}{R_3} - V_2 \dfrac{R_2}{R_3(R_1+R_2)}$ $\qquad V_{Ru} = R_u \cdot i_{Ru}$

$\Rightarrow V_{out} = V^- - V_{Ru} = V_2 \dfrac{R_2}{R_1+R_2} - R_u \left[\dfrac{V_2}{R_3} - \dfrac{V_2 R_2}{R_3(R_1+R_2)} \right] = \dots = -V_2 \dfrac{R_u}{R_3} + V_2 \left[\dfrac{R_2}{R_1+R_2} \left(1 + \dfrac{R_u}{R_3} \right) \right]$

Oss: è possibile sfruttare la sovrapposizione degli effetti di V_1 e V_2:

$V_{out}\Big|_{V_2} = V_2 \left[\dfrac{R_2}{R_1+R_2} \left(1 + \dfrac{R_u}{R_3} \right) \right] \Rightarrow \dfrac{V_{out}}{V_2} = \dfrac{R_2}{R_1+R_2} \left(1 + \dfrac{R_u}{R_3} \right)$ (configurazione non invertente)

$V_{out}\Big|_{V_1} = V_1 \left(-\dfrac{R_u}{R_3} \right) \Rightarrow \dfrac{V_{out}}{V_1} = -\dfrac{R_u}{R_3}$ (configurazione invertente)

$\Rightarrow V_{out} = -V_1 \dfrac{R_u}{R_3} + V_2 \dfrac{R_2}{R_1+R_2} \left(1 + \dfrac{R_u}{R_3} \right)$

Con questo circuito è possibile implementare un sottrattore (invertente): $V_{out} = f(V_2 - V_2)$ se i guadagni per ogni ingresso sono uguali, cioè se $\dfrac{R_u}{R_3} = \dfrac{R_2}{R_1+R_2} \left(1 + \dfrac{R_u}{R_3} \right)$

Ad esempio, per $\begin{cases} R_1 + R_2 = R_3 + R_u \\ R_2 = R_u \end{cases} \Rightarrow$ si ottiene un'uscita che è funzione della differenza degli ingressi

$\Rightarrow V_{out} = -V_1 \dfrac{R_u}{R_3} + V_2 \dfrac{R_u}{R_3} = (V_2 - V_1) \left(-\dfrac{R_u}{R_3} \right)$

Opamp in cascata

Sommatore



Circuito retroazionato negativamente

La massa virtuale consente di non usare il PSE

→ aggiungere altri ingressi consente di sommare in corrente n ingressi a piacere senza cambiare le carte in tavola, proprio grazie alla massa virtuale

$i_{Rf} = i_1 + i_2 = \dfrac{V_{R1}}{R_1} + \dfrac{V_{R2}}{R_2}$

se $R_1 = R_2 = R$ allora $V_{out} = -R_f i_{Rf} = -\dfrac{R_f}{R} (V_1 + V_2)$

Oss: è possibile sommare in corrente un numero arbitrario di ingressi (nel caso ideale n), ma in uscita si ottiene un trasferimento invertente

→ dalla teoria di automatica, basta aggiungere in blocco in cascata con guadagno negativo
⇒ guadagno sicuramente negativo



L'aggiunta del secondo stadio modifica il funzionamento del primo stadio?
No, V_x è fissato da quello che c'è prima nel circuito, non da quello che c'è dopo

→ l'unica cosa che cambia è la corrente che il primo OPAMP deve assorbire/erogare, ma nel caso ideale questo non è un problema

$$\Rightarrow V_{out2} = (\text{I stadio})(\text{II stadio}) = -\frac{R_f}{R_1}(V_1+V_2)(-1) = (V_1+V_2)\frac{R_f}{R}$$

Buffer → circuito con guadagno +1
L'uscita è esattamente uguale all'ingresso:



$$\frac{V_{out,1}}{V_{in}} = -\frac{R}{R} = -1$$

$$\frac{V_{out2}}{V_{out,1}} = -\frac{R}{R} = -1$$

$$\Rightarrow \frac{V_{out2}}{V_{in}} = (-1)(-1) = +1$$

Le resistenze possono essere diverse, purché $\begin{cases} R_2 = R_3 \\ R_1 = R_4 \end{cases}$ $\quad V_{out} = \left(-\frac{R_2}{R_1}\right)\left(-\frac{R_4}{R_3}\right)$

Se le resistenze sono uguali, allora $V_{out,2}$ è esattamente il negativo di V_{in}

Configurazione non invertente



$$\frac{V_{out}}{V_{im}} = 1 + \frac{R_2}{R_1}$$

Per avere guadagno 1:
Bisogna avere $R_2 = 0 \wedge R_1 = \infty$
(altrimenti: non si ottiene $V_{in} = V_{out}$)



Risultato molto più semplice del precedente:
- il circuito non richiede corrente dal sensore in ingresso
- il ramo di retroazionato è attivo senza corrente che lo attraversa

⇒ non c'è dissipazione di potenza (a meno di quella interna all'OPAMP)
⇒ collegando un carico, al sensore non cambia nulla, tutta la corrente del carico viene erogata dall'OPAMP → il sensore non impone vincoli sul carico

Oss: Se la frequenza di ingresso è troppo alta, allora l'OPAMP non sarà in grado di produrre un'uscita che segue esattamente l'ingresso

Guadagno d'anello

È sempre un numero puro



$G_{Loop} = Af$



1) Spegnere tutti i generatori d'ingresso (compresi quelli costanti di alimentazione)

2) Rompere la retroazione inserendo in ingresso V_T, non si ha più $\varepsilon = 0$

3) Applichiamo un generatore di test, A questo punto, $G_{Loop} = \frac{V_T'}{V_T}$ e allora è sufficiente calcolare tale rapporto



R_2 serie R_1 $\Rightarrow V_{R_1} = V_T \frac{R_1}{R_1+R_2}$ $\Rightarrow$ $V^+ = 0$, $V^- = V_{R_1}$ $\Rightarrow V_{out} = A_0(V^+ - V^-) = -A_0 V_T \frac{R_1}{R_1+R_2} = V_T'$

$\Rightarrow G_{Loop} = \frac{V_T'}{V_T} = -A_0 \frac{R_1}{R_1+R_2} < 0 \Rightarrow$ retroazione negativa

Oss: è possibile togliere la retroazione in altri punti, ma quello lì è il migliore

Def. Guadagno reale

$$G_{Reale} = \frac{G_{i0}}{1 - \frac{1}{G_{Loop}}}$$

se $G_{Loop} = \infty$ allora $V_{Reale} = V_{id}$

- $G_{Loop} < 0 \Rightarrow$ retroazione negativa
- $G_{Loop} > 0 \Rightarrow$ retroazione positiva

Lezione 14

- $G_{Loop} \to \infty \Rightarrow G_{REALE} \to G_{i0}$ cioè la retroazione è ideale
- $G_{Loop} < 1$ $\to$ la retroazione è poco efficiente ed è come se non ci fosse
  $\Rightarrow$ per $G_{Loop} \ll 1$ si ritorna all'anello aperto e infatti si ha $G_{Open} = -G_{Loop} \cdot G_{io}$ (guadagno ad anello aperto)

Dipendenza dalla frequenza



Circuito retroazionato negativamente:

$$G_{io} = \left.\frac{V_{out}}{V_{in}}\right|_{io}$$

la corrente nel condensatore è nulla:



$Z(s) = \frac{V(s)}{I(s)}$

nel dominio di Laplace

Per un condensatore vale $Z_C(s) = \frac{1}{sC}$ cioè dipende da s (cioè dalla frequenza)

- $s \to \infty \Rightarrow \frac{1}{sC} \to 0 \Rightarrow$ il condensatore si comporta come corto circuito

- $s \to 0 \Rightarrow \frac{1}{sC} \to \infty \Rightarrow$ il circuito si comporta come circuito aperto

$\Rightarrow V_{out} = -R_f \cdot I_{in}$

$\Rightarrow V_{out} = -R_f \cdot I_{in}(s) \Rightarrow G_{io} = -R_f$



$$Z_{im}(s) = \frac{1}{sC_{im}} \,//\, R_{im} = \frac{R_{im}}{1 + sC_{im}R_{im}}$$

- $s \to 0$ (bassa frequenza) $\Rightarrow Z_{im}(s) = R_{im}$
- $s \to \infty$ (alta frequenza) $\Rightarrow Z_{im}(s) = \frac{1}{sC_{im}}$

$$V^- = V_T \cdot \frac{Z_{im}(s)}{Z_{im}(s) + R_f} = V_T \frac{R_{im}}{R_{im} + R_f + sC_{im}R_{im}R_f} = V_T \frac{R_{im}}{(R_{im} + R_f)[1 + sC_{im}(R_{im} \,//\, R_f)]}$$

- $s \to 0$ si trova $V^- = V_T \frac{R_{im}}{R_{im} + R_f}$
- $s \to \infty$ si trova $V^- = 0$ (v.v.)

$$\Rightarrow G_{loop}(s) = \frac{V_{out}}{V_{in}} = -A_d \frac{R_{im}}{(R_{im} + R_f)[1 + sC_{im}(R_{im} \,//\, R_f)]}$$

Diagrammi di Bode

$$G(s) = \frac{G_0(1 + sT_z)}{(1 + sT_p)} \Rightarrow f_p = \frac{1}{2\pi T_p} \text{ polo}, \quad f_z = \frac{1}{2\pi T_z} \text{ zero} \quad \text{es. } f_p < f_z$$





$s \to \infty$: $G(s) \to G_0 \frac{T_z}{T_p}$ (costante)

fase iniziale: $0°$ se $\mu > 0$; $-180°$ se $\mu < 0$

Proprietà

1)



$\forall f_1, f_2$ si trova $G_1 f_1 = G_2 f_2 =$ costante

Se la pendenza del modulo è -20 dB/decade

2)



$\forall f_1, f_2$ si trova $\frac{G_1}{f_1} = \frac{G_2}{f_2}$ = costante

Se la pendenza del modulo è +20 dB/decade

3)



$\forall f_1, f_2$ si trova $G_1 f_1^2 = G_2 f_2^2$ = costante

Se la pendenza del modulo è -40 dB/decade

4)



$\forall f_1, f_2$ si trova $\frac{G_1}{f_1^2} = \frac{G_2}{f_2^2}$ = costante

Se la pendenza del modulo è -40 dB/decade

Gloop e diagrammi di Bode



$$G_{Loop}(s) = -A_d \cdot \frac{R_{im}}{R_{im}+R_f} \cdot \frac{1}{1+sC_{im}(R_{im}\,//\,R_f)}$$

Se un solo polo: $f_p = \frac{1}{2\pi C_{im}(R_{im}\,//\,R_f)}$



Frequenza di taglio: f_T t.c. $|G_{Loop}(s)| = 1$

$$G_{REALE} = \frac{G_{ID}(s)}{1-\frac{1}{G_{Loop}(s)}} \qquad G_{REALE} = \frac{G_{ID}(s)}{1-\frac{1}{G_{Loop}(s)}}$$

Si utilizza un metodo grafico

- per $|G_{Loop}| \gg 1$ allora $|G_{REALE}| = |G_{ID}|$
- per $|G_{Loop}| \ll 1$ allora $|G_{REALE}| = |G_{OPEN}| = |1 - G_{Loop}(s) \cdot G_{ID}(s)|$ (guadagno anello aperto)

Nel tratto a pendenza -1 si ha che $f_T = A_d \cdot \frac{R_{im}}{R_{im}+R_f} f_p$

Si avrà $G_{io}(s) = -R_f$ e $G_{open} = -A_d \left[\frac{R_{im}}{R_{im}+R_f} \cdot \frac{1}{1+sC_{im}(R_{im} \parallel R_f)} \right] \cdot (-R_f)$



Teorema della risposta in frequenza

$IN = A \sin(2\pi f_{im} t) \xrightarrow{IN} \boxed{G(s)} \xrightarrow{OUT} OUT = A\,|G(f_{im})| \sin\left(2\pi f_{im} t + \angle G(f_{im})\right)$

Grazie al teorema della risposta in frequenza, la risposta del sistema a una sinusoide in ingresso è ancora una sinusoide con la stessa frequenza, ampiezza moltiplicata per $|G(f_{im})|$ e sfasata di $\angle G(f_{im})$

Oss: Se il segnale in ingresso non è una sinusoide semplice, è possibile applicare il teorema di Fourier e scomporlo in somma di sinusoidi, a ciascuna delle quali è possibile applicare il TRF

→ grazie al teorema di Bode è sempre possibile determinare l'uscita del sistema

Lezione 15

Sfasamento



Bisogna studiare la STABILITÀ, per avere il comportamento previsto dalla funzione di trasferimento

Bisogna studiare la stabilità del G_{REALE}

Per studiare la stabilità dei sistemi retroazionati si può usare il CRITERIO DI BODE : margine di fase

$\varphi_m = 360° + \angle G_{Loop}(f_T)$

Se $\varphi_m \geq 0$ allora il sistema è stabile

Si può riscrivere la formula come $\varphi_m = 360° - 180° + \underbrace{\text{contributo di poli e zeri valutati a } f_T}_{=} = 180° - \sum_i \arctg \frac{f_T}{f_{P_i}} + \sum_j \arctg \frac{f_T}{f_{Z_j}}$

Opamp in frequenza

$V_{out} = A_d (V^+ - V^-)$ ovvero $V_{out} = A_d(s)(V^+ - V^-)$

Se non specificato l'opamp ha funzione di trasferimento a singolo polo:

→ a bassa frequenza è costante e pari ad A_d

→ dopo una certa frequenza il guadagno diminuisce



È importante il Gain Bandwidth product (GBWP) : $GBWP = A_d \cdot f_0$

$$A_d(s) = \frac{A_d}{1 + sT_0} \quad \text{con} \quad T_0 = \frac{1}{2\pi f_0}$$

Opamp non compensati



Il guadagno ha due poli e quindi è della forma:

$$A_d(s) = \frac{A_0}{(1 + sT_0)(1 + sT_1)}$$

Avendo due poli, si potrebbe abbassare di tanto il margine di fase φ_m e quindi si potrebbero avere problemi di stabilità.

Si usa l'OPAMP compensato per avere guadagni molto maggiori, prestando però attenzione alla stabilità

Es. Config. non invertente



$$G_{id} = 1 + \frac{R_2}{R_1}$$

$$G_{Loop} = -A_d(s) \frac{R_1}{R_1 + R_2}$$

$$G_{open} = -G_{Loop}(s)\, G_{id} = A_d(s) \frac{R_1}{R_1 + R_2} \left(1 + \frac{R_2}{R_1}\right) = A_d(s)$$



- G_{Loop}

Cambiando G_{id} si cambia f_T di taglio, quindi cambia la posizione di f_T rispetto agli altri poli
⇒ cambia anche G_{Loop}

- Se alziamo il G_{id} fino al secondo polo, si riduce la banda del sistema
Si abbassa il margine di fase ⇒ stabilità

Il guadagno minimo è il guadagno che bisogna avere per avere $\varphi_m \geq 45°$

Non idealità dell' OPAMP

- Tensioni di alimentazioni finite



L' opam può essere alimentato tra massa e V_{dd}

⇒ l' uscita è limitata tra 0 e V_{dd}

- Tensione di offset



Corto circuitando gli ingressi ci aspettiamo $V_{out} = 0$ [V], invece non è così.
La tensione che si misura in uscita è la tensione di offset.

Il generatore V_{OS} modellizza questa caratteristica non ideale.



V_{OS} si poteva mettere anche al morsetto negativo.
La cosa importante è che si metta solo ad uno dei due

Non si sa il verso di offset, perché il suo comportamento è dovuto da fenomeni statistici e di conseguenza si dà un range $V_{OS} = \pm \overline{V_{OS}}$

- Correnti di Bias



Le correnti di ingresso sono le correnti di bias e sono diverse da zero

Il modello è:



Le correnti di bias hanno stesso modulo e stesso verso

Il verso è specificato dal costruttore

Per studiare gli effetti delle correnti di bias si utilizza il PSE.



$$V_{out}\Big|_{V_{im}} = V_{im}\left(1 + \frac{R_2}{R_1}\right)$$

$$V_{out}\Big|_{i_B^-} = I_B R_2$$

$$V_{out}\Big|_{i_B^+} = -I_B R_3\left(1 + \frac{R_2}{R_1}\right)$$

} non è un caso che i_B^- e i_B^+ diano risultati di segno opposto

Sommo i risultati e annullo il loro contributo:

$$V_{out}\Big|_{i_B} = I_B R_2 - I_B R_3 \left(1 + \frac{R_2}{R_1}\right) = I_B \left[R_2 - R_3\left(1 + \frac{R_2}{R_1}\right)\right]$$

Scelgo R_3 in modo che $V_{out}\big|_{i_B = 0} \Rightarrow R_3 = \frac{R_1 R_2}{R_1 + R_2} = R_1 /\!/ R_2$

In questo modo si annullano gli effetti delle correnti di bias

In realtà $I^+ \neq I^- \neq 0$ e si ha $I_B = \frac{I^+ + I^-}{2}$ e $I_{os} = I^+ - I^-$

Posso scrivere $I^+ = I_B + \frac{I_{os}}{2}$ e $I^- = I_B - \frac{I_{os}}{2}$

Effetti di I_{os} → sempre versi opposti:



$$V_{out}\Big|_{\frac{I_{os}}{2}^+} = \frac{I_{os}}{2}(-R_3)\left(1 + \frac{R_2}{R_1}\right)$$

$$V_{out}\Big|_{\frac{I_{os}}{2}^-} = -R_2 \frac{I_{os}}{2}$$

$$V_{out}\Big|_{I_{os}} = \pm\left[-\frac{I_{os}}{2}\left(R_3\left(1 + \frac{R_2}{R_1}\right) + R_2\right)\right] \Rightarrow$$ non può essere compensato. Si può soltanto minimizzare il termine tra parentesi

- $R_{out} \neq 0$



$V_{out,\,opamp\ reale}$ dipende dal carico $= A_d (V^+ - V^-)$

$$\Rightarrow V_{out,\,opamp\ REALE} = \frac{R_L}{R_L + R_{out}} A_d (V^+ - V^-)$$

MODELLO:



In un circuito R_{out} non influenza V_{out} poichè essa è compensata dalla retroazione.

La R_{out} può intervenire nel trasferimento ad anello.

⇒ non si toglie in punta dell' OPAMP reale, bensì in quello ideale in modo da non ricostruire l' impedenza

- Resistenza di ingresso finita



Nella configurazione invertente, la retroazione annulla la differenza di potenziale su Rim e quindi non scorre corrente $\Rightarrow$ V_{out} rimane invariato

Quello che cambia è G_{Loop}:

$$G_{Loop} = -\frac{R_1 /\!/ (R_{im}+R_S)}{R_2 + R_1 /\!/ (R_{im}+R_S)} \cdot \frac{R_{im}}{R_{im}+R_S} \cdot A_d$$

Per $R_{im} \to \infty$ $\Rightarrow$ più si trascura la presenza di $(R_{im}+R_S)$, il G_{Loop} cresce

- Slew rate (interno)

È la massima pendenza della tensione di uscita: $SR = \left.\frac{dV_{out}}{dt}\right|_{max}$ $\left[\frac{V}{s}\right]$

Maggiore è lo SR, più grande è il range di segnali che l'OPAMP può trattare

Se $SR_{opamp} \geq \left.\frac{dV_{out}}{dt}\right|_{max}$ allora $V_{out}(t)$ non è distorta, il segnale segue l'ingresso

Se V_{in} è un gradino di ampiezza A, $A\lceil$, mi aspetto $V_{out} = A\left(1+\frac{R_2}{R_1}\right)$ in condizioni ideali



$\Rightarrow$ la derivata è infinita, il segnale non riesce a seguire l'ingresso



- Corrente di uscita limitata



Esiste una $I_{out,max}$ e $I_{out,min}$

$\Rightarrow$ consideriamo il modulo $|I_{max}|$



$$i_{out} = \frac{V_{in}}{R_1} = \frac{V_{out}}{R_1+R_2}$$

Aggiungo un carico resistivo: l'OPAMP deve erogare una corrente maggiore $I_{out,opamp} = \frac{V_{out}}{R_1+R_2} + \frac{V_{out}}{R_L}$

Per diminuire la corrente richiesta dal primo OPAMP si divide il problema aggiungendo un buffer:



Caso carico capacitivo:



$$i_C = C\frac{dV_C}{dt}$$

$\downarrow$

limitata dall' OPAMP $\Rightarrow i_{out,op} = C_L \left.\frac{dV_{out}}{dt}\right|_{max}$

$\Rightarrow$ Slow rate esterno

Integratore

Il seguente circuito ha un comportamento totalmente diverso tra studio ideale e reale:



STUDIO IDEALE:

$$G_{ID}(s) = \frac{V_{out}(s)}{V_{in}(s)} \quad \text{con} \quad Z_C = \frac{1}{sC}$$

$$V_{out} = -\frac{\frac{1}{sC}}{R_{in}} V_{in} \Rightarrow \quad G_{ID}(s) = -\frac{1}{sCR_{in}}$$

Realizza un integrato perché con $\frac{1}{s}$ si integra il segnale di ingresso.

Facendo un' analisi nel tempo si ha che $i = \frac{V_{in}}{R_{in}}$ ed essa va nel condensatore:

$$i = C\frac{dV_C}{dt} \Rightarrow V_C(t) = \frac{1}{C}\int_0^t i_C(t)\,dt + V_{out}(0)$$

STUDIO REALE:

Consideriamo l'effetto delle correnti di Bias:



$i_c(t) = I_B^- = \text{costante}$

$\rightarrow V_c(t)$ ha un andamento lineare e cresce $\rightarrow \infty$



L'uscita non va ad infinito perché l'uscita dell'OPAMP è limitata tra V_{DD} e $-V_{DD}$.

Il tempo che ci mette ad arrivare al max o min è molto breve, quindi il circuito è inutilizzabile.

Aggiungiamo una resistenza R_2 in parallelo a C per risolvere il problema: lezione 18



$$V_{out}\Big|_{I_B^-} = -I_B^- R_2$$

Se $R_2 \to \infty$, il circuito equivale al circuito iniziale che è problematico $\Rightarrow R_2$ dovrà essere limitato superiormente

Calcolo G_{id} con R_2:



$$\frac{V_{out}}{V_{im}}(s) = -\frac{Z_2}{R_1} = -\frac{\frac{R_2}{1+sCR_2}}{R_1} = -\frac{R_2}{R_1}\cdot\frac{1}{1+sCR_2}$$



SENZA R_2

Integrazione del segnale a qualsiasi frequenza

$\rightarrow$ questo circuito però non funziona nella realtà



CON R_2

Integrazione del segnale solo dopo la frequenza f_p:

$$f_p = \frac{1}{2\pi C R_2}$$

Facendo aumentare R_2, il polo f_p si sposta a sinistra e quindi aumento il range delle frequenze integrabili.

Però non posso far tendere $R_2 \to \infty$ poiché si tornerebbe alla situazione iniziale.

Con V_{in} = costante si genera una corrente costante $\Rightarrow$ V_{out} ha un andamento lineare

Si può integrare un segnale costante per vedere quanto tempo dura.

Ad esempio, con Vin scalino 

è possibile realizzare un orologio, infatti V_{out} sarà del tipo:



Si può risolvere il problema delle correnti di bias aggiungendo un interruttore in parallelo alla capacità che si apre e si chiude periodicamente in modo che la capacità si scarichi.



Circuiti retroazionati positivamente



$V_{out,opamp} = A_d (V^+ - V^-)$

$V^+ = V_{out} \frac{R_1}{R_1+R_2}$ con $V_{out} \in [-V_{dd}, V_{dd}]$

CARATTERISTICA STATICA:



Per $V_{im} \to \infty$ allora $(V^+ - V^-) < 0 \Rightarrow V_{out} = -V_{dd}$

Per $V_{im} \to -\infty$ allora $(V^+ - V^-) > 0 \Rightarrow V_{out} = +V_{dd}$

Per $V_{im} = 0$ rimango allo stato precedente

- Con $V_{out} = -V_{dd}$:

  $V^+ = -V_{dd} \frac{R_1}{R_1+R_2}$

  V_{out} rimane a $-V_{dd}$ per $\forall V_{im} > V^+$

- Con $V_{out} = V_{dd}$

  $V^+ = V_{dd} \frac{R_1}{R_1+R_2}$

  V_{out} rimane a $+V_{dd}$ per $\forall V_{im} < V^+$

Questo circuito realizza un **trigger di Schmit**

Si può utilizzare questo circuito per realizzare un comparatore: $\begin{cases} V_{out} = '1' \text{ se } V_{im} > V_{TH} \\ V_{out} = '0' \text{ se } V_{im} < V_{TH} \end{cases}$

Si realizza:



$\Rightarrow \begin{cases} V_{in} > V_{TH} \Rightarrow V_{out} = +V_{dd} = '1' \\ V_{in} < V_{TH} \Rightarrow V_{out} = -V_{dd} = '0' \end{cases}$



Ci potrebbe essere del rumore a disturbare il segnale V_{out}:



Con una sola soglia, il disturbo fa sì che conti il segnale V_{out} alto più volte quando in segnale originale supera la soglia soltanto una volta

Si risolve il problema con il Trigger di Schmit, dove si hanno due soglie:



Multivibratore astabile



- L'uscita può assumere solo due stati
- Non c'è un segnale di ingresso
- La retroazione V_{out} agisce sia su il morsetto + che su il morsetto -
- La retroazione è positiva



Consideriamo una situazione iniziale con $V_c = 0$ [V] e $V_{out} = +V_{DD}$

Il condensatore tende a V_{DD}, ma si blocca a V_{TH} che è data da V^+, ovvero $V_{TH} = V^+ = V_{dd}\frac{R_1}{R_1+R_2}$ quando $V_{out} = V_{DS}$

Quando arrivo a V_{TH} cambio $V_{out} = -V_{dd}$ e il condensatore inizia a scaricarsi verso $-V_{dd}$.

Cambio $V^+ = -\frac{R_1}{R_1+R_2}V_{dd}$ e di conseguenza la soglia è $V_{TH} = -\frac{R_1}{R_1+R_2}V_{dd}$

e la capacità si scarica fino a quel valore.

Si è realizzato un oscillatore

Non dipende dal carico

Dal generatore di onda quadra si può ottenere un generatore di onda triangolare, mettendo in cascata un integratore:



$I_c = \frac{V_{out,1}}{R}$ ← costante a tratti

$V_c = \frac{I_c}{C} \cdot t$, lineare

$V_{out,2} = -V_c$



$V_{out,1}$ non cambia perché non dipende dal carico.

$V_{out,2}$ quindi genera un'onda triangolare.

Conversione analogico / digitale



Per la conversione serve un blocco che prende in ingresso un segnale Aim e lo scompone in sequenze di bit



L'ADC ha bisogno di un certo tempo di elaborazione e se il segnale in ingresso cambia velocemente, la conversione potrebbe risultare errata. Per questo motivo si mette un blocco in mezzo che campiona il segnale e lo mantiene più velocemente, ovvero il sample & hold.

Teo. Shannon

$f_{camp.} \geq 2 f_{in}$

Dall' intervallo analogico $[V_L, V_H]$ si codifica con un set di parole digitale di lunghezza 2^m:



processo di quantizzazione

Full scale range (FSR) $\triangleq V_H - V_L$ mappati in 2^m parole digitali

$$LSB \triangleq \frac{FSR}{2^m}$$



Caratteristica del convertitore A/D

- La risoluzione dell'ADC si riferisce alla più piccola variazione o al più piccolo cambiamento che un sistema può rilevare. In un ADC è determinata dal numero di bit utilizzati per rappresentare un segnale analogico in formato digitale. Maggiore è il numero di bit, maggiore è la risoluzione e più piccole variazioni del segnale possono essere misurate.
- La precisione rappresenta la ripetibilità della misura o la capacità di ottenere risultati simili in misurazioni ripetute. Una misura è precisa se i suoi valori sono vicini tra loro, indipendentemente dal valore reale.
- L' accuratezza si riferisce al grado di vicinanza tra il valore reale o accettato come tale.

Il sample & hold è realizzato idealmente dal seguente circuito:



① Interruttore chiuso in fase di sample. $V_{CH} = V_{in}$

② Interruttore aperto in fase di hold, il valore memorizzato in C_H rimane costante

Lezione 20

C'è bisogno di un comando per l'apertura e la chiusura dell'interruttore.

Realizziamo l'interruttore con un n-MOS:



nMOS:
k_n
V_{Tn}

① Che tensione devo dare all'nMOS per fare il sample?

Se $V_S \in [V_{min}, V_{max}]$ vogliamo anche $V_{CH} \in [V_{min}, V_{max}]$

Per accendere il mos bisogna che $V_{GS} > V_{TH}$, e il gate dipende dallo stato di V_S e V_{CH} $\Rightarrow$ il gate sarà una volta il terminale di sx e un'altra dx

Gli estremi di estremi di V_S coincide con quelli di $V_{out,SAH}$.

Quindi bisogna avere $V_{G,SAH,sample} \geq V_{max} + V_{TH}$, così da avere $V_H = V_{max}$

② Che tensione devo dare all'nMOS per fare l'hold?

Per avere il MOS spento si deve avere $V_{GS} < V_{TH}$:

$\Rightarrow V_G < V_S + V_{TH}$ per spegnere il mos

Quindi bisogna avere $V_{G,SAH,hold} \leq V_{min} + V_{TH}$

Non idealità

SAMPLE:

Caso $V_{CH,ini} < V_S$

Se diamo il segnale $V_{G,SAH,sample}$ si accende il mos e scorre una corrente che carica il condensatore

Per avere un buon sample vogliamo che $V_{CH} = V_S$ e questo si ha quando $V_{DS} \to 0$

$\Rightarrow$ siamo in zona ohmica



Modelliziamo il MOS con $R_{OS,on}$ per la fase di sample:

$$R_{OS,on} = \frac{1}{2 K_n (V_{GS} - V_{TH})}$$ (V_{GS} dipende dalla tensione di ingresso)



Dal momento che $R_{OS,on}$ dipende da V_{GS}, facciamo un'approssimazione conservativa.

Prendiamo la $V_{GS}|_{min} = V_{G,sample} - V_{S,max}$

Per avere una $R_{OS,on}$ bassa cerco una $V_{GS,min}$ alta in modo tale che da avere un τ piccolo e quindi la capacità si carica e scarica subito



Non c'è bisogno di arrivare a 5τ ma basta ad arrivare ad:

$V_{CH}(t) = V_S - LSB$.

poiché il segnale in digitale verrà registrato allo stesso valore di bit.

→ Maggiore è LSB più tempo devo aspettare

Sarebbe utile avere una $R_{OS,on}$ piccola e quindi una $V_{G,SAH}$ alta ma questo porta al problema del charge injection

Per dimensionare le fasi di sample considero lo scenario peggiore, ovvero quello di carica di V_{CH} da V_{min} a V_{max}, ovvero $|\Delta V_{CH}| = |V_H - V_L|$

Questo è simmetrico sia per caricare che per scaricare.

Il segnale V_S può essere un segnale vero e proprio oppure un segnale già amplificato da un OPAMP

SAMPLE → HOLD

Si verifica il problema della charge injection.

Nei mos reali sono presenti delle capacità parassite tra G e D e tra G e S, dovute alla fabbricazione



Se accendo l'interruttore si dà un segnale gradino

, in parte dà una variazione di tensione di V_{CH}:

È come se si avesse il seguente circuito:



$$\Rightarrow \Delta V_{CH} \cong V_{SAH} \cdot \frac{C_{par}}{C_{par} + C_H}$$

In questo caso vorrei una C_H grande per mantenere il segnale più a lungo.

Bisogna scegliere bene $R_{off,sw}$ e C_H in modo da avere $\tau = R_{off,sw} C_H$ ottimale.

HOLD



La capacità non è scollegata dal resto del mondo ma è collegata ad un convertitore A/D.

Il convertitore ha una resistenza di ingresso e durante la fase di hold la capacità si scarica fino a massa.

$\tau = C_H R_{in,ADC}$

Vogliamo che $T_{HOLD} = T_{conv}$ e quindi bisogna dimensionare C_H per avere una τ che soddisfi i vincoli



Per disaccoppiare C_H e ADC si può usare un buffer:



La capacità vede un corto-circuito se OPAMP è ideale. La resistenza R ora è pilotata dalla corrente dell'OPAMP

Se l'OPAMP è reale si aggiungono altri problemi.

- Effetto correnti di bias → DROOP su C_H



La corrente di bias scarica il condensatore

$$\Delta V = \frac{I_{Bias}}{C_H}\,\Delta t \quad \text{con} \quad \Delta t = T_{conv}$$



- Effetto Tensione offset



$V_{out,opamp} = V_{im,ADC} = V_{CH} \pm V_{os}$

Questa non idealità è poco rilevante rispetto alle altre poichè si somma o sottrae sempre un valore finito.

- Effetto di Guadagno



Se l'OPAMP è reale $\varepsilon \neq 0$ e quindi il guadagno dell'opamp non è esattamente 1.

$V_{im,ADC} = V_{CH} - \varepsilon$



$$V_{out} = V_{im} - \varepsilon$$

$$V_{out} = \varepsilon A_d$$

$$\Rightarrow \varepsilon A_d = V_{im} - \varepsilon \Rightarrow \varepsilon = \frac{V_{im}}{1 + A_d}$$

$$\Rightarrow V_{im,conv} = V_{CH} - \varepsilon = V_{CH} - \frac{V_{im}}{1 + A_d} = V_{CH}\left(1 - \frac{1}{1 + A_d}\right)$$

errore statico di guadagno

$$\text{Errore} = (G_{ID} - G_{REALE})\,V_{im}$$

Sample & hold: struttura avanzata



Fase di sample:

$V_{S\&H}$ accende M_1 e M_2 con due risultati diversi.

V_{in} viene trasferita su V_{CH1}, dopo un certo tempo $V_{CH1} = V_{in}$.

Invece $V_{CH2} = 0$ perché in parallelo con il cortocircuito.

Fase di hold:

$V_{S\&H}$ spegne M_1 e M_2.

$V_{out} = V_{CH1} - V_{CH2}$

Dal sample si aveva $V_{CH1} = V_{in}$, $V_{CH2} = 0 \Rightarrow V_{out} = V_{in}$

Fase sample → hold

È la fase critica in cui c'è il problema dell'iniezione di carica.

La capacità parassita di M_1 è in serie alla capacità $C_{H1} \Rightarrow \Delta V_{CH,1} = \Delta V_{S\&H} \dfrac{C_{par}}{C_{par} + C_{H1}}$



Una capacità parassita di M_2 è in serie a C_{H2}, per cui si avrà:

$$\Delta V_{CH2} = \Delta V_{S\&H} \frac{C_{par}}{C_{par} + C_{H2}}$$

Se le C_p sono tutte uguali e $C_{H1} = C_{H2}$, si avrà $\Delta V_{out} = \Delta V_{CH1} - \Delta V_{CH2} = 0$

L'iniezione di carica risolve il problema.

Effetto delle correnti di Bias



Durante la fase di sample forziamo $V_{CH,1} = V_{in}$ e quindi le correnti di Bias non danno contributo.

Il loro effetto si ha nella fase di hold

La corrente i_B^+ va in C_{H1}:

$$\Delta V_{CH1} = \frac{I_B}{C_{H1}} \Delta T_{HOLD} \rightarrow$$ le correnti di bias caricano/scaricano la capacità durante tutta la fase di hold

La corrente i_B^- va in C_{H2}:

$$\Delta V_{CH2} = \frac{I_B}{C_{H2}} \Delta T_{HOLD}$$

Ma anche in questo caso:

$$\Delta V_{OUT} = \Delta V_{CH1} + \Delta V_{CH2} = 0 \quad \text{se} \quad C_{H1} = C_{H2}$$

Ancora statito di guadagno in uno stadio retroazionato negativamente

$$\Delta V_{OUT} = (G_{ID} - G_{REALE})\, V_{in}$$

Analogic to digital converter (ADC)



Se $A_{in} \in [-V_{DD}, V_{DD}]$ allora si ha un ADC Rail to Rail

Alcuni ADC hanno bisogno di segnali ausiliari:

- Segnale di clock
- Segnale SOC (start of conversion) che segnala quando iniziare la conversione
- Segnale EOC (end of conversion) che segnala quando finisce la conversione
- Segnale BUSY che segnala che l'ADC sta convertendo



Caratteristica statica dell'ADC

L'ADC ideale ha una caratteristica a gradini costanti.

In realtà i gradini non hanno tutti la stessa larghezza

I parametri che regolano la larghezza dei gradini sono:

- offset
- errore di guadagno
- DNL
- INL

} riguardano i singoli gradini

L'offset è un errore sul primo gradino ⇒ tutto viene traslato avanti

L'errore di guadagno cambia la pendenza delle rette

La DNL esprime gradino per gradino la differenza tra la larghezza del gradino reale ed ideale.

Il Missing Code si ha quando il DNL è troppo grande e quindi non viene mappato un valore in uscita.

L'INL quantifica la differenza dei centri tra gradino reale ed ideale

ADC Flash



⇒ Dove

Viene confrontata la Tensione Aim con le tensioni dei nodi intermedi della serie di resistenze.

La tensione V_{DD} è suddivisa in 4 intervalli e si confrontano quei quattro livelli con Aim.

Se Aim < 1ª tensione allora sarà inferiore a tutte le altre quindi avrò tutti zero in uscita.

Se 1ª tensione < Aim < 2ª Tensione avrò in uscita 001.

Si ha la codifica del Termometro ⇒ potrò avere le seguenti configurazioni: 000, 001, 011, 111

Con l'encoder mappo una codifica binaria in due bit della codifica Termometrica a 3 bit.

L'ADS flesh è molto rapido perché Aim viene confrontato in parallelo con i quattro range resistivi.

Lo svantaggio è che se voglio un'uscita a m-bit ho bisogno 2^m resistenze e $2^m - 1$ comparatori.

Se le resistenze non sono uguali tra di loro si modifica la larghezza dei gradini ideali.

Si preferiscono resistenze grandi per minimizzare la potenza

Si preferiscono resistenze piccole per diminuire l'area del circuito.

Si cerca un compromesso.

L'effetto di Vos dei comparatori trasla la caratteristica di $\pm V_{os}$.

L'effetto delle correnti di Bias cambia in base alla posizione dei comparatori.

ADC tracking a gradinata



All'inizio della conversione il segnale di $\overline{SoC}$ fa resettare il flip-flop e si ha $\overline{EoC} = 0$ ed il suo negato $\bar{Q}$, uguale ad 1.

Il clock può raggiungere il contatore ed inizia ad incrementarsi.

Il DAC prende in ingresso l'uscita del contatore ed in output si ha una tensione.

Se $A_{DAC} < A_{in}$ l'uscita dell'opamp rimane bassa e quindi si continua finchè $A_{DAC} \geq A_{in}$

Si avrà $EoC = 1$, si leggono in uscita i bit del contatore.

Il tempo di conversione è: $T_{conv} = 2^m T_{CH}$

Se volessi T_{conv} basso dovrei diminuire T_{CH} ma questo crea delle problemi perchè il circuito si deve assestare tra una conversione e l'altra



C'è bisogno anche di un buon DAC

ADC a singola rampa

Sostituiamo il DAC, con altri componenti per ottenere il seguente circuito:



La gradinata viene sostituita con una rampa analogica.

La corrente I carica la capacità e la sua tensione viene confrontata con la massa. Prima però la capacità viene resettata al valore $-V_{cc}$.

Quando la rampa raggiunge Vin allora l'uscita del primo OPAMP è alta e viene asserito l'EOC.

Si parte da $-V_{cc}$ per evitare il problema della iniziale di carica

$T_{conv} = 2^n T_{CK}$

I problemi di questo sono la dipendenza da C e dalla corrente I.



ADC a doppia rampa



In IDLE → M3 chiuso → $V_C = 0$

CONVERSIONE:

1) M_1 chiuso; M_2, M_3 aperti

A_{im} è costante ⇒ scorre una corrente costante pari ad $\frac{A_{im}}{R}$ che carica linearmente la capacità

$V_{out,opamp} = -V_C(t)$



$A_{im} > 0$

da $V_{fim} = -\frac{A_{im}}{R} \cdot \frac{2^m T_{CK}}{C} = -\frac{A_{im}}{RC} \cdot 2^m T_{CK}$

2) M_1 aperto; M_2 chiuso; M_3 aperto

L'uscita risale poiché scorre una corrente nel verso opposto.

Il processo termina fino a che si arresta a $V_{out} = 0$



$\Delta V_{REF} = \frac{V_{REF}}{RC} \cdot T_x$

Maggiore è la tensione di ingresso, maggiore sarà il tempo per arrivare a zero.

$|\Delta V_{Aim}| = |\Delta V_{REF}|$

$\frac{A_{im}}{RC} 2^m T_{CK} = \frac{V_{REF}}{RC} \cdot x\, T_{CK} \Rightarrow x = \frac{A_{im}}{V_{REF}} \cdot 2^m$ ($x = T_x$)

$x = \frac{A_{im}}{\frac{V_{REF}}{2^m}} = \frac{A_{im}}{LSB}$

- La conversione non dipende da R e da C
- Non dipende neanche dal tempo di clock

La cosa negativa è il tempo di conversione pari ad: $T_{conv} = 2 \cdot 2^m T_{CK}$

ADC SAR (approssimazioni successive)

Idea della ricerca binaria.





Dopo n colpi di clock abbiamo il range che vale 1 LSB.

$T_{conv} = n\,T_{CK}$ (oppure $(n+1)\,T_{CK}$)

DAC Voltage Scaling



$D_i = 0$ → interruttore in posizione (b)

$D_i = 1$ → interruttore in posizione (a)

Caso $D_0D_1D_2 = 000$:



In uscita avrò $\emptyset$ Volt, $V_{out} = \emptyset$ [V].

La Tensione riprodotta dalla singola resistenza viene riprodotta in uscita grazie al buffer.

Le resistenze devono essere uguali.

Cambiare la configurazione degli interruttori fa sì che V^+ vede un gradino.

Il Guadagno del buffer avrà un polo, quindi in uscita non avrò un gradino perfetto ma un esponenziale

Ci sarà bisogno di un certo tempo prima che il gradino si assesti a V_{out}.

Più grandi sono le resistenze minore è la potenza dissipata ma maggiore è l'area occupata.

Effetto bias

La corrente al verso meno non dà problemi.

La corrente al verso più dipende dalla configurazione degli interruttori. Questo introduce non linearità all'uscita.

Effetto offset

Si ha un'uscita $V_{out}\big|_{\pm V_{os}} = \pm V_{os}$, indipendentemente dalla configurazione.

Problemi: 2^m resistenze uguali, correnti di bias variabili

DAC a R pesate



L'interruttore della resistenza più grande è comandato da LSB.

L'interruttore della resistenza più piccola è comandato da MSB.

Caso $D_{m-1} \cdots D_0 = 10 \cdots 0$

Scorre una corrente pari a $\frac{V_{REF}}{R}$ che scorre lungo R.

Le altre resistenze sono cortocircuitate tra massa e massa virtuale.

$$\Rightarrow V_{out} = -\frac{V_{REF}}{R} \cdot \frac{R}{2} = -\frac{V_{REF}}{2}$$

CIASCUN BIT DÀ UN CONTRIBUTO DI CORRENTE

Contributo in OUT di LSB:

$$V_{out}\big|_{LSB} = -\frac{V_{REF}}{2^{m-1}R} \cdot \frac{R}{2} = -\frac{V_{REF}}{2^m}$$

Anche in questo caso quando si ha una transizione c'è un gradino di corrente.

Effetto di bias

La corrente i_{B^+} non dà effetto.

La corrente i_{B^-} va tutta su $\frac{R}{2}$, quindi dà un contributo costante di offset pari a $\frac{R}{2} i_{B^-}$.

Effetto offset

La $V_{out}\big|_{\pm V_{os}} = \pm V_{os}\left(1 + \frac{R/2}{R_{eq}}\right)$, quindi dipende dalla configurazione degli interruttori, però è un contributo costante.

Doc R-2R



Caso $D_1D_0 = 10$, $V_{out}\big|_{MSB} = ?$



$$V_{out}\big|_{MSB} = -\frac{V_{REF}}{2R}\cdot R = -\frac{V_{REF}}{2}$$

Caso $D_1D_0 = 01$, $V_{out}\big|_{LSB} = ?$



$$i_{REF} = \frac{V_{REF}}{R + (2R\,//\,2R)} = \frac{V_{REF}}{R+R} = \frac{V_{REF}}{2R}$$

$$i_{LSB} = \frac{i_{REF}}{2} = \frac{V_{REF}}{4R}$$

$$V_{out}\big|_{LSB} = -\frac{V_{REF}}{4R}\cdot R = -\frac{V_{REF}}{4}$$

La R_{eq}, dipende dalla configurazione e quindi anche l'effetto della corrente di bias e dell'offset dipendono dalla configurazione.