

POLITECNICO
MILANO 1863

Reti Logiche

Reti Sequenziali Sincrone

Introduzione

Introduzione

- Le uscite di un circuito sequenziale in un dato istante di tempo dipendono:
  - Dallo condizione iniziale del circuito;
  - Dalla sequenza di ingressi, applicata in un arco temporale finito, fino all'istante considerato
- Questo aspetto implica che il **dispositivo ha memoria degli eventi passati**
- In un generico istante t l'informazione relativa al "contenuto" di questa memoria è rappresentata nel **concetto di stato**
- Nel corso ci focalizzeremo sui **circuiti sequenziali sincroni**

Progettazione di un circuito sequenziale

- Un circuito sincrono può essere progettato con un approccio
- Strutturale
  - Il modello del circuito è una *netlist* ovvero un insieme di componenti, registri e logica combinatoria, collegati tra loro
  - Le informazioni sull'area e ritardi sono esplicite
  - Le informazioni sugli stati sono implicite
- Comportamentale
  - Il modello descrive l'evoluzione degli stati e delle uscite del dispositivo
    - La transizione degli stati è descritta in termini di tabelle o diagrammi
  - Le informazioni sugli stati sono esplicite
  - Le informazioni sull'area e sui ritardi sono implicite

Approccio comportamentale

- Il modello generale a cui si fa riferimento è quello delle **Macchine a Stati Finiti Deterministiche** (*Finite State Machine - FSM*)
  - Le macchine sequenziali vengono descritte tramite la teoria degli automi
- Macchine a stati finiti deterministiche
  - **Fisica realizzabilità**: **il numero di stati è finito** e il comportamento della macchina in un istante t **non dipende da eventi futuri**
  - Dato uno stato ed una configurazione di ingresso **il nuovo stato è identificato univocamente**
- Si considera la sintesi di **FSM sincrone**:
  - Le transizioni tra stati avvengono in corrispondenza del cambiamento di un segnale di sincronia (clock)

Modello comportamentale di una FSM

- Una **macchina sequenziale** è definita dalla quintupla $(I, U, S, \delta, \lambda)$
  - *I – Alfabeto di Ingresso*
    - È costituito dall'insieme **finito** dei simboli di ingresso (n linee - 2^n simboli)
  - *U – Alfabeto d'Uscita*
    - È costituito dall'insieme **finito** dei simboli d'uscita (m linee - 2^m simboli)
  - *S – Insieme degli Stati*
    - Insieme **finito** e non vuoto degli **stati**, che include **lo stato di reset**
  - *δ – Funzione stato prossimo* ($\delta : S \times I \rightarrow S$)
    - Definisce l'evoluzione della macchina in risposta agli eventi in ingresso
  - *λ – Funzione d'uscita*
    - Genera il simbolo d'uscita in funzione dello stato presente e del simbolo di ingresso (**Macchina di Mealy**), o del solo stato presente (**Macchina di Moore**)

Macchine di Mealy e Macchine di Moore

Macchine di Mealy

- L'uscita dipende dallo stato presente e dall'ingresso:

$$\lambda : S \times I \rightarrow U$$

- Risposta della macchina quando, trovandosi in un certo stato presente, riceve un simbolo di ingresso

Macchine di Moore

- L'uscita dipende dallo stato presente:

$$\lambda : S \rightarrow U$$

- La funzione di uscita costituire la risposta della macchina associata allo stato in cui si trova

- È possibile trasformare una macchina di Mealy in una macchina equivalente di Moore, e viceversa




POLITECNICO
MILANO 1863

Reti Logiche


Reti Sequenziali Sincrone

Modello


Architettura generale: Modello di Huffman



Architettura generale: Macchina di Mealy




Architettura generale: Macchina di Moore



Sintesi della rete sequenziale


- La **sintesi comportamentale** di una rete sequenziale consiste nella:
  - Identificazione delle le funzioni δ e λ
  - Sintesi della rete combinatoria che le realizza



- I registri di stato sono costituiti da Flip-Flop
  - I flip-flop D sono quelli usati più comunemente ma non sono gli unici
- La sintesi della funzione di stato prossimo δ dipende dal tipo di bistabili utilizzati

Architettura generale

- La funzione δ dipende dai bistabili utilizzati:



Nota: Se non uso FF-D, devo portare in ingresso ai bistabili le funzioni di eccitazioni per permettere l'adeguata transizione di stato

Tabella degli stati

- La **Tabella degli stati** descrive il comportamento di una FSM
- Le **colonne** rappresentano i **simboli d'ingresso** $i_\alpha \in I$
- Le **righe** rappresentato gli stati $s_j \in S$
- Le **celle** rappresentano le transizioni da uno stato presente ad uno stato prossimo
  - In caso di Macchina di Mealy è incluso anche il simbolo di uscita $u_\kappa \in U$
  - In caso di macchina di Moore l'uscita è presente in una colonna dedicata

Mealy

	i_1	i_2	[…]
S_1	S_j/U_a	S_k/u_b	[…]
S_2	S_m/U_c	S_l/u_d	[…]
[…]	[…]	[…]	[…]

Moore


	i_1	i_2	[…]	
S_1	S_j	S_k	[…]	u_b
S_2	S_m	S_l	[…]	u_b
[…]	[…]	[…]	[…]	[…]

Diagramma degli stati

- La stesura della Tabella degli stati può essere preceduta da una rappresentazione grafica ad essa equivalente, denominata **Diagramma degli stati**
- Il diagramma degli stati è un **grafo orientato** $G(V, E, L)$
  - V – Insieme dei **nodi**
    - Ogni nodo rappresenta uno stato
  - E – Insieme degli **archi**
    - Ogni arco rappresenta le transizioni di stato
  - L – Insieme delle **etichette**
    - Macchina di Mealy: **Ingressi e Uscite** su ogni arco
    - Macchina di Moore: **Ingressi** su ogni arco e **Uscite** in ogni stato

Equivalenza tra Diagramma e Tabella: Esempio Mealy

Diagramma degli stati



Simbolo di Ingresso / Simbolo di Uscita

Tabella degli stati

	IN=0	IN=1
S_0	$S_1/0$	$S_2/1$
S_1	$S_3/0$	$S_2/1$
S_2	$S_1/1$	$S_2/0$
S_3	$S_3/0$	$S_0/0$

Equivalenza tra Diagramma e Tabella: Esempio Moore

Diagramma degli stati




Tabella degli stati

	IN=0	IN=1	Out
S_0	S_1	S_2	00
S_1	S_3	S_2	01
S_2	S_1	S_2	10



POLITECNICO
MILANO 1863

Reti Logiche

Sintesi delle Reti Sequenziali Sincrone

Flusso di Sintesi

Realizzazione di una FSM da una specifica

- La **sintesi** si svolge nei seguenti passi:
  1. Realizzazione del **diagramma degli stati** a partire dalle specifiche informali del problema
  2. Costruzione della **tabella degli stati**
  3. Riduzione del numero degli stati: **ottimizzazione**
  4. Costruzione della **tabella delle transizioni**
     - Assegnamento degli stati
  5. Costruzione della **tabella delle eccitazioni**
     - Scelta degli elementi di memoria
  6. Sintesi delle **reti combinatorie**

Passi della Sintesi di una FSM (i)


- Realizzazione del **diagramma degli stati** a partire dalle specifiche funzionali (informali) del comportamento del sistema
  - Una volta identificato lo **stato iniziale**, si applicano a tale stato tutte le possibili configurazioni di ingresso
    - Lo stato iniziale corrisponde allo **stato di reset**, se questo è definito esplicitamente nella specifica
  - Ogni configurazione di ingresso può portare a
    - Uno stato già esistente
    - Un **nuovo stato** che viene aggiunto al diagramma
  - Per ogni nuovo stato introdotto, si applicano tutte le sequenze di ingresso per identificare tutte le **transizioni di stato**
  - Il procedimento termina quando **non vengono più introdotti nuovi stati**

Realizzazione del diagramma degli stati: Esempio

- Si implementi una macchina sequenziale sincrona di Mealy con un ingresso x e una uscita z
- L'uscita z assume il valore 1 se e solo se sull'ingresso si è presentato un 1 e fin'ora si sono presentati un numero di 1 multipli di 3 (K*3 con K>0). In ogni altro caso z è uguale a 0
- All'accensione della macchina si consideri che non si siano ancora presentati in ingresso alcun 1


Realizzazione del diagramma degli stati: Esempio

- Si implementi una macchina sequenziale sincrona di Mealy con un ingresso x e una uscita z
- L'uscita z assume il valore 1 se e solo se sull'ingresso si è presentato un 1 e fin'ora si sono presentati un numero di 1 multipli di 3 (K*3 con K>0). In ogni altro caso z è uguale a 0
- All'accensione della macchina si consideri che non si siano ancora presentati in ingresso alcun 1




Realizzazione del diagramma degli stati: Esempio

- Si implementi una macchina sequenziale sincrona di Mealy con un ingresso x e una uscita z
- L'uscita z assume il valore 1 se e solo se sull'ingresso si è presentato un 1 e fin'ora si sono presentati un numero di 1 multipli di 3 (K*3 con K>0). In ogni altro caso z è uguale a 0
- All'accensione della macchina si consideri che non si siano ancora presentati in ingresso alcun 1




Realizzazione del diagramma degli stati: Esempio

- Si implementi una macchina sequenziale sincrona di Mealy con un ingresso x e una uscita z
- L'uscita z assume il valore 1 se e solo se sull'ingresso si è presentato un 1 e fin'ora si sono presentati un numero di 1 multipli di 3 (K*3 con K>0). In ogni altro caso z è uguale a 0
- All'accensione della macchina si consideri che non si siano ancora presentati in ingresso alcun 1




Realizzazione del diagramma degli stati: Esempio

- Si implementi una macchina sequenziale sincrona di Mealy con un ingresso x e una uscita z
- L'uscita z assume il valore 1 se e solo se sull'ingresso si è presentato un 1 e fin'ora si sono presentati un numero di 1 multipli di 3 (K*3 con K>0). In ogni altro caso z è uguale a 0
- All'accensione della macchina si consideri che non si siano ancora presentati in ingresso alcun 1



Passi della Sintesi di una FSM (ii)

2. Costruzione della **tabella degli stati** dal diagramma degli stati
   - Non introduce alcuna informazione aggiuntiva
   - Definisce la cardinalità iniziale degli stati e le funzioni δ e λ in forma astratta



	X=0	X=1
S0	S0/0	S1/0
S1	S1/0	S2/0
S2	S2/0	S0/1

Passi della Sintesi di una FSM (iii)

3. Riduzione del numero degli stati: **ottimizzazione**
   - Non è detto che la macchina prodotta sia quella con il **minor numero di stati possibili**
   - Identificazione di una **macchina equivalente o compatibile** a quella rappresentata dalla tabella degli stati
   - I **criteri di riduzione** del numero degli stati per equivalenza e compatibilità verranno affrontati in **lezioni dedicate**

Passi della Sintesi di una FSM (iv)

4. Costruzione della **tabella delle transizioni** della FSM
   - Questo passo traduce la tabella degli stati in una **tabella rappresentata tramite funzioni di commutazione**
   - Definisce **l'assegnamento degli stati** cioè
     - Il **numero di variabili di stato necessarie** per realizzare la macchina e assegna una **codifica** binaria ad **ogni stato** tra quelle disponibili
     - Il numero delle variabili di stato e la scelta della codifica influenza in modo significativo la realizzazione e la complessità delle reti combinatorie

Tabella degli stati

	x=0	x=1
S0	S0/0	S1/0
S1	S1/0	S0/0
S2	S0/0	S0/1

Codifica

$S_0 = 00$
$S_1 = 01$
$S_2 = 10$


Tabella delle transizioni

Q_1Q_0	x=0	x=1
00	00/0	01/0
01	01/0	10/0
10	10/0	00/1

Passi della Sintesi di una FSM (v)

5. Costruzione della **tabella delle eccitazioni** della FSM a seguito della scelta degli **elementi di memoria** (Flip-Flop)

- La tabella delle eccitazioni della macchina definisce **le funzioni necessarie per produrre gli ingressi opportuni di ogni bistabile**
  - È ottenuta dalla tabella delle transizioni della macchina e da quella delle eccitazioni del bistabile scelto



Costruzione della tabella delle eccitazioni

Tabella delle transizioni

Q_1Q_0	x=0	x=1
00	00/0	01/0
01	01/0	10/0
10	10/0	00/1

Costruzione della tabella delle eccitazioni

Tabella delle transizioni

Q_1Q_0	x=0	x=1
00	00/0	01/0
01	01/0	10/0
10	10/0	00/1

FF-D



Tabella delle transizioni
=
Tabella delle eccitazioni

Costruzione della tabella delle eccitazioni

Tabella delle transizioni

Q_1Q_0	x=0	x=1
00	00/0	01/0
01	01/0	10/0
10	10/0	00/1

FF-D

Tabella delle transizioni
=
Tabella delle eccitazioni

FF-T

Q	Q*	T
0	0	0
0	0	1
1	0	1
1	1	0

Tabella delle eccitazioni

Q_1Q_0	x=0	x=1
00	00/0	01/0
01	00/0	11/0
10	00/0	10/1

Costruzione della tabella delle eccitazioni

Tabella delle transizioni

Q_1Q_0	x=0	x=1
00	00/0	01/0
01	01/0	10/0
10	10/0	00/1

FF-D

Tabella delle transizioni
=
Tabella delle eccitazioni

FF-T

Q	Q*	T
0	0	0
0	0	1
1	0	1
1	1	0

FF-SR

Q	Q*	S	R
0	0	0	-
0	0	1	0
1	0	0	1
1	1	-	0

FF-JK

Q	Q*	J	K
0	0	0	-
0	0	1	-
1	0	-	1
1	1	-	0

Tabella delle eccitazioni

Q_1Q_0	x=0	x=1
00	00/0	01/0
01	00/0	11/0
10	00/0	10/1

Q_1Q_0	x=0	x=1
00	0-0-/0	0-10/0
01	0--0/0	1001/0
10	-00-/0	010-/1

Q_1Q_0	x=0	x=1
00	0-0-/0	0-1-/0
01	0--0/0	1--1/0
10	-00-/0	-10-/1

Passi della Sintesi di una FSM (iv)

6. **Sintesi ottimizzata** sia della rete combinatoria che **realizza la funzione di stato prossimo** sia della rete combinatoria che **realizza la funzione d'uscita**

Tabella delle Eccitazioni(FF-SR)

Q_1Q_0	x=0	x=1
00	0-0-/0	0-10/0
01	0--0/0	1001/0
10	-00-/0	010-/1

$S_1R_1S_0R_0/Z$

Q_1Q_0	x=0	x=1
00	0-0-/0	0-10/0
01	0--0/0	1001/0
10	-00-/0	010-/1
11	----/-	----/-

Codifica mancante

Sintesi Combinatoria

Tabella delle Verità

Q_1	Q_1	X	S_1	R_1	S_0	R_0	Z
0	0	0	0	-	0	-	0
0	0	0	0	-	1	0	0
0	1	0	0	-	-	0	0
0	1	1	1	0	0	1	0
1	0	0	-	0	0	-	0
1	0	1	0	1	0	-	1
1	1	0	-	-	-	-	-
1	1	1	-	-	-	-	-



POLITECNICO
MILANO 1863

Reti Logiche

Sintesi delle Reti Sequenziali Sincrone

Esempio

Specifiche

- Una macchina sequenziale sincrona ha un ingresso *x* e un'uscita *z*. L'uscita *z* assume il valore 1 se e solo se sull'ingresso si sono presentati almeno due 0 seguiti da due 1 (l'uscita *z* va a 1 in corrispondenza del secondo 1 su *x*). In ogni altro caso è *z* uguale a 0. Il segnale di reset porta la macchina in uno stato dal quale va riconosciuta per intera la sequenza
- Si sintetizzi la macchina e si faccia uso di FF di tipo T per i registri di stato.

- Considerazioni:
  - Dalle specifiche, la macchina da sintetizzare è una macchina di Mealy
  - La macchina è un riconoscitore di sequenze nella forma $0(0)^{+}11$

```
x = ..0011..
z = ..00010..
```

Diagramma degli stati



Diagramma degli stati




Diagramma degli stati




Diagramma degli stati




Diagramma degli stati




Diagramma degli stati




Tabella degli stati degli stati




Tabella degli stati

	x=0	x=1
A(RST)	B/0	A/0
B	C/0	A/0
C	C/0	D/0
D	B/0	E/1
E	B/0	A/0

Tabella degli stati degli stati ridotta

Tabella degli stati

	x=0	x=1
A	B/0	A/0
B	C/0	A/0
C	C/0	D/0
D	B/0	E/1
E	B/0	A/0

A=E

Riduzione della tabella degli stati

(banale!!)

	x=0	x=1
A	B/0	A/0
B	C/0	A/0
C	C/0	D/0
D	B/0	A/1

Tabella delle transizioni

Tabella degli stati (ridotti)

	x=0	x=1
A	B/0	A/0
B	C/0	A/0
C	C/0	D/0
D	B/0	A/1




Tabella delle transizioni

Q_1Q_0	x=0	x=1
A=00	01/0	00/0
B=01	10/0	00/0
C=10	10/0	11/0
D=11	01/0	00/1

Tabella delle eccitazioni

Tabella delle transizioni

Q_1Q_0	x=0	x=1
A=00	01/0	00/0
B=01	10/0	00/0
C=10	10/0	11/0
D=11	01/0	00/1

Tabella delle eccitazioni

Q_1Q_0	x=0	x=1
00	01/0	00/0
01	11/0	01/0
10	00/0	01/0
11	10/0	11/1

Tabella delle eccitazioni FF-T

Q Q*	T
0 0	0
0 1	1
1 0	1
1 1	0

Tabella delle verità

Tabella delle eccitazioni

Q_1Q_0	x=0	x=1
00	01/0	00/0
01	11/0	01/0
10	00/0	01/0
11	10/0	11/1




Tabella delle Verità

Q_1 Q_0 X	T_1 T_0 Z
0 0 0	0 1 0
0 0 1	0 0 0
0 1 0	1 1 0
0 1 1	0 1 0
1 0 0	0 0 0
1 0 1	0 1 0
1 1 0	1 0 0
1 1 1	1 1 1

Sintesi delle funzioni di eccitazione dell'uscita

Tabella delle Verità

Q_1 Q_0 X	T_1 T_0 Z
0 0 0	0 1 0
0 0 1	0 0 0
0 1 0	1 1 0
0 1 1	0 1 0
1 0 0	0 0 0
1 0 1	0 1 0
1 1 0	1 0 0
1 1 1	1 1 1

K-MAP per T1, T0 e Z

$$T_1 = Q_1Q_0 + Q_0X'$$
$$T_0 = Q_1'X' + Q_1X + Q_0X$$
$$Z = Q_1Q_0X$$