Nome e Cognome: _____

(IN STAMPATELLO MAIUSCOLO LEGGIBILE USANDO LA BIRO)

Codice Persona o Matricola: _____

POLITECNICO MILANO 1863

RETI LOGICHE

◯ Prof. William Fornaciari ◯ Prof. Gianluca Palermo ◯ Prof. Fabio Salice

Appello di Luglio 2025

Prima di iniziare la prova si prega di leggere con attenzione i seguenti punti:

- Si segnali sulla prima pagina il docente di riferimento.
- Il tempo massimo a disposizione per svolgere la prova é di 1h:45min.
- Non è permessa la consultazione di alcun materiale didattico durante lo svolgimento della prova (e.g. libri e appunti);
- È severamente vietato colloquiare durante l'esame con i compagni di corso o utilizzare ogni tipo di dispositivo elettronico (e.g. calcolatrice, telefono, PC, smart watch);
- È facoltà del docente richiedere lo svolgimento di una prova orale.
- Tutte le risposte devono essere riportate su questi fogli. Non saranno considerate valide le risposte fornite su fogli diversi da quelli contenuti in questo plico.
- Per garantire la validità di ogni risposta e dell'esercizio nel suo insieme, è essenziale che ogni richiesta sia soddisfatta in modo chiaro e esaustivo. Svolgere l'esercizio per punti evidenziando la soluzione per ogni punto.
- Il punteggio degli esercizi è da considerarsi INDICATIVO
- LE PARTI SCRITTE IN MODO NON LEGGIBILE DAL DOCENTE SARANNO CONSIDERATE ERRATE IN FASE DI CORREZIONE

NOTA: Per un voto sufficiente sarà necessario avere almeno **7 punti** sul totale degli **Esercizi 1 e 2** e almeno **7 punti** sul totale degli **Esercizi 4 e 5**


	Esercizio 1	Esercizio 2	Esercizio 3	Esercizio 4	Esercizio 5
PUNTI	7	7	4	7	7
Esame					
TOTALE					

ESERCIZIO 1

Parte 1. Sia dato il seguente circuito logico che vede l'uso di due multiplexer a due ingressi e 3 variabili di ingresso $\{A, B, E\}$. Si richiede di svolgere i seguenti due punti:

(a) Facendo uso di soli procedimenti algebrici (cioè senza passare tramite la tabella di verità), si derivi l'espressione di U e la semplifichi riportandola in forma SoP.

(b) Si implementi la funzione U semplificata ottenuta al punto precedente, facendo uso di sole porte logiche NAND a tre ingressi, disegnando il circuito finale.




Parte 2. Date le seguenti due funzioni booleane:

$$F = A'D' + AD \qquad \text{e} \qquad G = A'D + AD'$$

Dimostrare, facendo uso di soli procedimenti algebrici, che per ogni possible configurazione delle variabili A, B, C, D, è impossible che F e G assumano il medesimo valore contemporaneamente.

ESERCIZIO 2

Facendo riferimento all'architettura riportata nella figura qui di seguito, si chiede di:



(a) Minimizzare la sola funzione $F(A, B, C, D)$ (riportata nel rettangolo) usando il metodo delle mappe di Karnaugh;

- Si scrivano tutti gli implicanti primi e si indichi quali tra questi sono anche essenziali;
- Si trovi una copertura ottima e in caso di più soluzioni si scelga quella minima in termini di numero di letterali.

(b) Considerando l'intero circuito in figura, ricavare le condizioni di indifferenza di $F(A, B, C, D)$ dovute alla *controllabilità*: CDC(A,B,C,D);

(c) Considerando l'intero circuito in figura, ricavare le condizioni di indifferenza di $F(A, B, C, D)$ dovute all'*osservabilità*: ODC(A,B,C,D);

(d) Sintetizzare nuovamente $F(A, B, C, D)$ mediante il metodo delle mappe di Karnaugh, usando *tutte le condizioni di indifferenza* ottenute nei punti *(b)* e *(c)* (DC = CDC $\cup$ ODC);

(e) Si ricavi il costo in termini di letterali delle due soluzioni ottenute al punto *(a)* e al punto *(d)*.

ESERCIZIO 3

Si vuole implementare un *codificatore prioritario a 3 ingressi*. Il codificatore ha 3 ingressi $\{I_2 I_1 I_0\}$, dove I_2 è l'ingresso a priorità più alta, mentre I_0 è l'ingresso a priorità più bassa, e 3 uscite $\{Y_1 Y_0 V\}$, dove Y_1 e Y_0 sono la codifica binaria della posizione dell'ingresso attivo con priorità maggiore, mentre V è un segnale di validità: $V = 1$ se almeno un ingresso è attivo. Il funzionamento del codificatore è qui di seguito descritto tramite una tabella ingressi/uscite:

I_2	I_1	I_0	Y_1	Y_0	V
0	0	0	1	1	0
0	0	1	0	0	1
0	1	–	0	1	1
1	–	–	1	0	1

Si progetti il circuito che implementa la specifica utilizzando una memoria ROM e si disegni il circuito risultante.

ESERCIZIO 4

Sia dato il circuito digitale che funziona come un contatore mostrato in figura.

- Le uscite del contatore sono indicate con $Q = \{Q_2, Q_1, Q_0\}$ e corrispondono alle uscite dei flip-flop di tipo T.
- Tutti i flip-flop hanno un ingresso di reset sincrono, cioè il reset avviene in corrispondenza di un fronte di salita del clock.
- Si assuma che lo stato iniziale del contatore sia quello in cui tutti i flip-flop sono azzerati, cioè $Q_2 = Q_1 = Q_0 = 0$.

Si richiede di:

(a) Dal circuito in figura, *facendo attenzione all'effetto del reset*, ricavare

- la tabella delle eccitazioni;
- la tabella delle transizioni;
- la tabella degli stati.


Per comodità, è possibile includere solo gli stati appartenenti al ciclo di conteggio;

(b) Indicare, giustificando la risposta, se la macchina riportata in figura sia o meno minima nel numero di bistabili utilizzati in relazione al numero degli stati ricavato al punto precedente.

(c) Indicare se la macchina rappresentata è minima nel numero di flip-flop utilizzati, rispetto al numero di stati effettivamente presenti nel ciclo di conteggio. Motivare la risposta;

(d) Si ricodifichi la macchina supponendo di volerla sintentizzare usando il numero minimo di Flip-Flop di tipo D. Si riscriva la tabella delle transizioni;

(e) Sempre usando flip-flop di tipo D, derivare la tabella delle eccitazioni, e si sintetizzino le funzioni logiche di ingresso per ciascun flip-flop, e di uscita del circuito;



ESERCIZIO 5

Data la seguente tabella degli stati di una macchina non completamente specificata con un ingresso X e una uscita di due bit $Z = \{Z1, Z2\}$. Si consideri lo stato A come stato di Reset.

S	X=0	X=1
A(RST)	B , - 0	B , - -
B	D , - -	E , - 1
C	– , - -	A , 0 1
D	C , 0 0	A , 0 1
E	A , 1 0	A , 1 1

(a) Si esegua l'analisi di raggiungibilità degli stati, e si rimuovano gli stati non raggiungibili;

(b) Si esegua l'analisi di compatibiltà, a partire dal risultato del punto precedente;

(c) Si identifichino le classi di massima compatibilità usando l'algoritmo dell'albero visto a lezione;

(d) Si riscriva la tabella degli stati ridotta usando le classi di massima compatibilità.

È necessario mostrare i passaggi fatti in ogni punto.

(Pagina lasciata intenzionalmente bianca)